



Università degli Studi di Bergamo

SCUOLA DI INGEGNERIA

Corso di Laurea Magistrale in Ingegneria Informatica (LM-32)

**Laboratorio di Elettronica - Inverter, Latch, Ring
Oscillator e Divisore in Frequenza
Tavolo 2Sx**

Gruppo:

Raffaele Giacomo Giovanni Di Maio

Matricola 1053435

Nicholas Iotti

Matricola 1058728

Giorgio Passarella

Matricola 1079287

Emilio Meroni

Matricola 1080976

Anno Accademico 2025–2026

Circuiti Digitali

Nei circuiti digitali, a differenza di quelli analogici, il segnale è discretizzato sia nei tempi che nelle ampiezze (figura 1), in particolare esso può assumere dei valori alti V_H o bassi V_L , tipicamente $5V$ e $0V$.




Figura 1: Differenza tra i segnali analogici e digitali.

I circuiti digitali possono lavorare con due tipologie di logiche:

- **Logica Combinatoria**, l'uscita dipende solo dal valore degli ingressi in quell'istante;
- **Logica Sequenziale**, per determinare l'uscita non basta conoscere il valore degli ingressi in quell'istante in quanto sono presenti stati interni.

Porte Logiche

Di seguito si riportano alcune tabelle della verità delle porte logiche più semplici:

A	B	Q
0	0	0
0	1	0
1	0	0
1	1	1

Tabella 1: AND o prodotto logico

A	B	Q
0	0	0
0	1	1
1	0	1
1	1	1

Tabella 2: OR o somma logica

A	Q
0	1
1	0

Tabella 3: Inverter

Teorema di De Morgan e mappa di Karnaugh

Grazie al teorema di De Morgan, che mette in relazione l'operazione AND con l'operazione OR, e alle mappe di Karnaugh si possono semplificare i circuiti logici. In particolare, quest'ultime esprimono una qualsiasi tabella di verità come somma di prodotti (oppure come prodotti di somme) e, successivamente, sfruttando il teorema di De Morgan il quale enuncia:

$$\overline{A + B} = \overline{A} \cdot \overline{B}$$
$$\overline{A \cdot B} = \overline{A} + \overline{B}$$

Da ciò, ricaviamo che qualsiasi funzione logica può essere riscritta utilizzando solo porte logiche NAND (oppure NOR).

Inverter CMOS

L'inverter è un circuito digitale in cui l'uscita si trova al livello opposto dell'ingresso tabella 3. Per testarne il funzionamento è stato realizzato il circuito in figura 2:




Figura 2: Schematico inverter.

Si è utilizzato il circuito integrato **CB4069**, il quale è dotato di 14 pin, figura 3, il quale presenta 6 inverter.






Figura 3: Package Inverter.

È stata impostata una V_{DD} di 5 V con l'obiettivo di verificare la caratteristica statica dell'inverter. Per farlo, è stato forzato uno stato logico 0, o 1, all'ingresso dell'inverter e in uscita è stata posta una resistenza con in serie un diodo LED. Questo fa sì che con uscita logica 1, il LED risulti acceso e con uscita logica 0 risulti spento.



(a) Schematico dell'inverter per la verifica della caratteristica dinamica.




(b) Caratteristica dinamica dell'inverter.


Figura 4: Verifica della caratteristica dinamica dell'inverter: a sinistra lo schema del circuito, a destra la risposta osservata all'oscilloscopio.

Successivamente andando a modificare il circuito come in figura 4, è stato possibile verificare la caratteristica dinamica: collegando l'ingresso a un generatore di forme d'onda e fornendo un segnale ad onda quadra con un'ampiezza di $5 V_{pp}$ e un offset di 2.5 V, è possibile osservare la negazione in uscita simulando la commutazione di un bit tra 0 e 1.


Infine sono stati calcolati il tempo di salita, il tempo di discesa e il ritardo di propagazione dell'inverter. In figura 5a è riportata la misura del ritardo di propagazione, pari a circa 23.6 ns. Le figure 5c e 5d mostrano rispettivamente i fronti di salita e discesa del segnale in uscita, con tempi pari a circa 30 ns e 20 ns.




(a) Ritardo di propagazione (23.6 ns).



(b) Transizioni complete.



(c) Tempo di salita (30 ns).



(d) Tempo di discesa (20 ns).

Figura 5: Misure sperimentali della caratteristica dinamica dell'inverter CMOS.

Latch

Il latch rappresenta una cella di memoria elementare, in grado di mantenere lo stato logico fissato anche dopo la rimozione del segnale d'ingresso. Il principio di funzionamento è caratterizzato dall'impiego di due inverter collegati in cascata e retroazionati, come mostrato nello schema in figura 6.






Figura 6: Schema circuitale del latch.

Quando viene applicato un livello logico 1 all'ingresso del primo inverter, la sua uscita assume valore logico 0, che a sua volta viene invertito dal secondo

stadio, restituendo un livello logico 1. Questo valore viene quindi mantenuto grazie all'anello di retroazione, che stabilizza il circuito nello stato logico impostato. Un comportamento analogo si verifica quando viene applicato un livello logico 0: l'uscita del secondo inverter rimane a 0 fino a quando non interviene una nuova scrittura. Per consentire la scrittura di uno stato logico, il circuito è stato dotato di due pulsanti: uno collegato alla tensione di alimentazione V_{DD} per impostare un livello logico alto, e uno collegato a massa per impostare un livello logico basso. L'uscita è stata collegata a un LED per rendere visibile lo stato memorizzato: come mostrato in figura 7, quando l'uscita è a livello logico 1 il LED risulta acceso, mentre con livello logico 0 rimane spento.



(a) Uscita logica 0, LED spento.



(b) Uscita logica 1, LED acceso.

Figura 7: Stati logici dal latch.

Ring Oscillator

Il Ring Oscillator, figura 8, è un circuito che genera un segnale d'onda quadra con una frequenza determinata dal ritardo di propagazione degli inverter. Questo circuito per funzionare necessita di un numero dispari di inverter posti in serie. Si crea poi un anello di retroazione negativo che porta ad oscillare V_{out} tra il livello logico alto e il livello logico basso.




Figura 8: Schematico ring oscillator.

Questo circuito può generare segnali fino 6 MHz, ma a frequenze così elevate, il segnale in uscita non risulta essere un'onda quadra figura 10a. Quindi per migliorarne la forma si inseriscono due inverters in cascata all'uscita, come in figura 9. Il segnale ricavato si trova a figura 10b.






Figura 9: Schematico del ring oscillator con miglioramento del segnale d'uscita.



(a)



(b)

Figura 10: Segnali generati dal ring oscillator.

Per poter modificare la frequenza di oscillazione si può utilizzare il circuito a figura 11. Modificando i valori di una resistenza si possono ottenere diverse frequenze come mostrato in figura 12 e figura 13.




Figura 11: Schematico del ring oscillator con modifica di frequenza.




Figura 12: Misurazione frequenza tramite l'oscillatore.




Figura 13: Variazione della frequenza al variare della resistenza R_2

Divisore in Frequenza

L'obiettivo del divisore in frequenza è quello di ottenere, data una frequenza di riferimento (come il segnale di *clock*), un altro segnale con un periodo pari a quello in ingresso moltiplicato per una potenza di due:

$$T_{out} = 2^n \cdot T_{in}$$

con n che può cambiare in base a quanti stadi di divisione si inseriscono.

Uno stadio di divisione è costituito da un Flip-Flop tipo D figura 14. Quest'ultimo rispetta la tabella di verità 4. La particolarità di questo circuito è che l'uscita Q (e quindi anche il suo negato $\overline{Q}$) è sincronizzata sul fronte di salita di un segnale di *clock*.




Figura 14: Flip-Flop tipo D

D	Q	$\overline{Q}$
0	0	1
1	1	0

Tabella 4: Tabella verità flip-flop tipo D

Il modello circuitale del divisore in frequenza a figura 15 è caratterizzato dal prelevare l'uscita negata $\overline{Q}$ e portarla all'ingresso D. In aggiunta il segnale di *clock* è portato al rispettivo pin.

Ipotizzando uno stato di partenza in cui $Q = 0$ e $D = \overline{Q} = 1$, questo fa sì che:

- Quando il *clock* effettua un fronte di salita, l'uscita Q si aggiorna al valore che assumeva D , ovvero livello logico alto. Si veda figura 17 al tempo $t = 0$ ms;
- Al successivo fronte di salita, dato che $D = \overline{Q} = 0$, si ottiene che Q viene posta a zero. Si veda figura 17 al tempo $t = 20$ ms.

In questo modo, a seguito di due periodi del clock, l'uscita Q ha eseguito un solo periodo. La prova effettuata è mostrata a figura 16.




Figura 15: Schematico divisore in frequenza.




Figura 16: Misure del divisore in frequenza.




Figura 17: Esempio di divisore in frequenza.