

دانشگاه تهران
پردیس دانشکده‌های فنی
دانشکده مهندسی برق و کامپیوتر



ابزار دقیق

تمرین سری دوم

نام و نام خانوادگی:

امیرعلی دهقانی

شماره دانشجویی:

۸۱۰۱۰۲۴۴۳

فهرست مطالب

سوال ۱

الف

ب

ج

د

ه

سوال ۲

سوال ۳

الف

ب

ج

د

ه

سوال ۴

۱

۲

۳

۴

۵

۶

۷

۲

۲

۲

۳

۳

۴

۵

۶

۶

۷

۷

۸

۹

۱۰

۱۰

۱۲

۱۳

۱۴

۱۵

۱۶


۱۶

سوال ۱

الف: طراحی فیلتر بالاگذر با فرکانس قطع $f_c = 20\text{Hz}$


$$f_c = 20\text{Hz} \quad | \quad C_1 = 10\mu\text{F}$$

$$f_c = \frac{1}{2\pi RC_1} \Rightarrow R = \frac{1}{2\pi f_c C_1} \Rightarrow R = \frac{1}{2\pi(20)(10 \times 10^{-6})} \Rightarrow R = \frac{10^6}{400\pi} = \frac{2500}{\pi} \Omega \Rightarrow \boxed{R \approx 795.77 \Omega}$$

ب: طراحی فیلتر پایین‌گذر با فرکانس قطع $f_c = 200\text{Hz}$

$$f_c = 200\text{Hz} \quad | \quad C_2 = 470\text{nF}$$

$$f_c = \frac{1}{2\pi RC_2} \Rightarrow R = \frac{1}{2\pi f_c C_2} \Rightarrow R = \frac{1}{2\pi(200)(470 \times 10^{-9})} \Rightarrow R = \frac{10^6}{188\pi} \Omega \Rightarrow \boxed{R \approx 1693.14 \Omega}$$



ج: اتصال فیلترها

• نوع فیلتر حاصل: فیلتر میان‌گذر (Band-Pass Filter)

$$f_{center} = \sqrt{f_L \cdot f_H} = \sqrt{20 \times 200} = \sqrt{4000} \approx 63.25 \text{ Hz}$$


• فرکانس مرکزی تقریبی باند عبور:

$$BW = f_H - f_L = 200 - 20 = 180 \text{ Hz}$$


• پهنای باند:

$$Q = \frac{f_{center}}{BW} = \frac{63.25}{180} \approx 0.35$$


• ضریب کیفیت تقریبی (Q):



د: بررسی پاسخ فرکانسی و تحلیل تضعیف در Simulink



(ب) مشخص کردن نقاط قطع ۳dB



(آ) نمودار بود کلی فیلتر میان‌گذر (Hz)

شکل ۱: شبیه‌سازی پاسخ فرکانسی فیلتر

در نمودار الف شکل کلی نمودار بود پاسخ فرکانسی این فیلتر را می‌بینیم که نشان‌دهنده‌ی این است که این فیلتر از نوع "میان‌گذر" است. نقطه‌ای که اختلاف فاز ورودی و خروجی به صفر می‌رسد، در فرکانس مرکزی $f = 63.25 \text{ Hz}$ است که با محاسبات تئوری ما به خوبی مطابقت دارد و مقدار آن -1.9 dB است. همانطور که در شکل ب مشخص است، در فرکانس‌های $f_L = 20 \text{ Hz}$ و $f_H = 200 \text{ Hz}$ ما مقدار -3 dB داریم که نشان می‌دهد پهنای باند ما بین این دو فرکانس است و فیلتر ما مطابق طراحی ما است. افت بهره‌ای که از فرکانس ۲۰۰ هرتز به بعد اتفاق می‌افتد، مربوط به حذف نویزهای الکترونیکی و فرکانس بالا است و افت بهره‌ای که در فرکانس ۲۰ هرتز به قبل اتفاق می‌افتد نیز برای حذف نویزهای فرکانس پایین است.

طراحی Notch Filter

$$f_0 = 50\text{Hz} \quad | \quad L = 100\text{mH}$$


$$f_0 = \frac{1}{2\pi\sqrt{LC}} \Rightarrow f_0^2 = \frac{1}{4\pi^2 LC} \Rightarrow C = \frac{1}{4\pi^2 f_0^2 L} \Rightarrow C = \frac{1}{4\pi^2 (50)^2 (100 \times 10^{-3})} = \frac{1}{4\pi^2 (2500)(0.1)} = \frac{1}{1000\pi^2} \text{F}$$

$$\Rightarrow C \approx 101.32 \mu\text{F}$$





این فیلتر به صورت اختصاصی برای هدف قرار دادن و حذف نویز ۵۰ هرتز (ناشی از برق شهر) طراحی شده است. از آنجا که اطلاعات حسگر ما در بازه ۲۰ تا ۲۰۰ هرتز قرار دارد، وجود فیلتر میان‌گذر باعث می‌شود فرکانس ۵۰ هرتز عبور نکند اما باقی فرکانس‌های در پهنای باند بدون اینکه این فیلتر تاثیری روی آن‌ها بگذارد، عبور کنند.

راهکارهای بهبود عملکرد فیلتر ناچ:

- **افزایش ضریب کیفیت (Q-Factor):** هرچه ضریب کیفیت فیلتر بالاتر باشد، پهنای باند حذف باریک‌تر و تیزتر می‌شود. این باعث می‌شود که فقط فرکانس ۵۰ هرتز تضعیف شود و به فرکانس‌های مجاور (مثلاً ۴۸ یا ۵۲ هرتز) آسیبی نرسد.
- **استفاده از فیلترهای فعال:** مدارهای غیرفعال LC به دلیل مقاومت داخلی سلف‌ها، معمولاً ضریب کیفیت ایده‌آلی ندارند. استفاده از Op-Amp در ساختارهایی مانند فیلتر میان‌گذر نه تنها ضریب کیفیت را به شدت افزایش می‌دهد، بلکه از افت توان سیگنال اصلی نیز جلوگیری می‌کند.
- **استفاده از قطعات با تolerانس پایین:** برای جلوگیری از جابجایی فرکانس مرکزی از روی ۵۰ هرتز در اثر تغییرات دمایی یا خطای ساخت، باید از المان‌های بسیار دقیق (tolerانس ۱ درصد یا کمتر) استفاده نمود.



سوال ۲

(ب) دما: $25^{\circ}\text{C} \Rightarrow 1,25\text{V} < V_{in} < 2,5\text{V}$ (LED قرمز روشن)(T) دما: $15^{\circ}\text{C} \Rightarrow 1,25\text{V} < V_{in} < 2,5\text{V}$ (هر دو خاموش)(د) دما: $80^{\circ}\text{C} \Rightarrow 3,75\text{V} < V_{in}$ (هر دو روشن)(ج) دما: $50^{\circ}\text{C} \Rightarrow 2,5\text{V} < V_{in} < 3,75\text{V}$ (LED آبی روشن)

شکل ۲: شبیه‌سازی عملکرد مبدل آنالوگ به دیجیتال با سنسور NTC در Proteus

این مدار یک مبدل آنالوگ به دیجیتال است که برای مقایسه ولتاژها از آپ‌امپ‌های LM324 و برای بخش دیکودر از گیت‌های AND و XNOR استفاده می‌کند. با سری کردن ۴ مقاومت $1\text{k}\Omega$ ، ولتاژ تغذیه ۵V به سه سطح مبنای ۱,۲۵V، ۲,۵V و ۳,۷۵V در پایه‌های منفی آپ‌امپ‌ها تقسیم شده است. مقسم ولتاژ ورودی از یک سنسور NTC در بالا و یک مقاومت در پایین تشکیل شده است. با افزایش دما، مقاومت NTC افت کرده و ولتاژ گره میانی افزایش می‌یابد.

حالت‌های خروجی:

۱. دمای 15°C : ولتاژ ورودی از اولین حد (۱,۲۵V) کمتر است، بنابراین خروجی همه آپ‌امپ‌ها صفر بوده و هر دو LED خاموش هستند.

۲. دمای 25°C : ولتاژ از ۱,۲۵V بیشتر می‌شود. اولین مقایسه‌کننده فعال شده و LED قرمز روشن می‌شود.

۳. دمای 50°C : ولتاژ از ۲,۵V عبور می‌کند. مقایسه‌کننده دوم نیز فعال می‌شود و خروجی گیت‌ها به گونه‌ای تغییر می‌کند که LED آبی روشن شود.

۴. دمای 80°C : ولتاژ به بیش از ۳,۷۵V می‌رسد. هر سه مقایسه‌کننده به حالت اشباع مثبت رفته و هر دو LED همزمان روشن می‌شوند.

سوال ۳

الف: محاسبات تئوری مبدل DAC نوع R-2R

فرمول کلی ولتاژ خروجی در مبدل R-2R با تقویت‌کننده معکوس‌کننده به صورت زیر است:

$$V_{out} = -V_{ref} \times \left(\frac{R_f}{R} \right) \times \left(\frac{D}{2^n} \right)$$

$$V_{ref} = 4.7V, \quad R_f = 10k\Omega, \quad R = 5k\Omega, \quad n = 4 \Rightarrow 2^n = 16$$

$$\Rightarrow V_{out} = -4.7 \times \left(\frac{10}{5} \right) \times \frac{D}{16} = -4.7 \times 2 \times \frac{D}{16} = -0.6 \times D$$

اکنون ولتاژ خروجی را برای دو حالت دیجیتال داده شده محاسبه می‌کنیم:

• 1011:


$$D = (1 \times 2^3) + (0 \times 2^2) + (1 \times 2^1) + (1 \times 2^0) = 8 + 0 + 2 + 1 = 11$$

$$V_{out} = -0.6 \times 11 = -6.6V$$


• 1110:

$$D = (1 \times 2^3) + (1 \times 2^2) + (1 \times 2^1) + (0 \times 2^0) = 8 + 4 + 2 + 0 = 14$$

$$V_{out} = -0.6 \times 14 = -8.4V$$



(ب) ورودی دیجیتال 1110 $V_{out} = -8.4V$




(آ) ورودی 1011 $V_{out} = -6.6V$

شکل ۳: شبیه‌سازی مبدل DAC چهار بیتی

طبق خروجی نمایش داده شده توسط ولت‌متر، مقادیر به دست آمده در شبیه‌سازی با محاسبات تئوری کاملاً مطابقت دارند.

ب: تولید موج دنداناره‌ای

در این بخش، خروجی‌های یک Counter ۴ بیتی (74HC161) به عنوان ورودی به مدار مبدل DAC متصل شدند. با لبه بالارونده کلاک، Counter از مقدار 0000 تا 1111 به صورت متوالی شمارش می‌کند. از آنجایی که آپامپ مدار در حالت معکوس‌کننده قرار دارد، افزایش ورودی باعث کاهش پله‌ای ولتاژ در خروجی می‌شود. این روند یک موج دنداناره‌ای (پله‌ای) با شیب منفی تولید می‌کند که با overflow کردن counter و بازگشت به صفر، ولتاژ نیز به صفر بازگشته و این چرخه تکرار می‌شود.



شکل ۴: تولید موج دنداناره‌ای متناوب با استفاده از شمارنده و مبدل DAC در نرم‌افزار Proteus

ج: مقایسه سیگنال خروجی با سیگنال (ب)


سیگنال به دست آمده در خروجی شبیه‌سازی، از نظر شکل کلی (روند کاهشی و پرش به صفر) مشابه سیگنال خواسته شده است، اما دقیقاً یکسان نیست.

تفاوت اصلی در این است که سیگنال خروجی DAC طراحی شده به صورت پله‌ای است و دارای ۱۶ سطح ولتاژ مجزا می‌باشد. اما سیگنال رسم شده در صورت سوال، یک خط پیوسته است. دلیل این تفاوت، ماهیت گسسته سیستم‌های دیجیتال است. counter ۴ بیتی مقادیر را به صورت پله‌های مجزا (از ۰ تا ۱۵) به DAC می‌دهد و DAC نیز دقیقاً معادل آنالوگ همان پله‌ها را می‌سازد؛ در نتیجه لبه‌های تیز در خروجی ایجاد می‌شود.

برای از بین بردن حالت پله‌ای و تبدیل آن به یک موج دنداناره‌ای کاملاً صاف (مشابه شکل صورت سوال)، باید خروجی مدار DAC را از یک فیلتر پایین‌گذر عبور دهیم. این فیلتر مولفه‌های فرکانس بالای ناشی از لبه‌های تیز و تغییرات ناگهانی پله‌ها را حذف می‌کند. در نتیجه، ولتاژها با هم ادغام شده و یک شیب خطی و پیوسته در خروجی ظاهر می‌گردد. ساده‌ترین راه برای اجرای این کار در مدار، قرار دادن یک شبکه RC (مقاومت سری و خازن موازی با زمین) در خروجی آپامپ است.

پیاده‌سازی فیلتر پایین‌گذر در Proteus

برای از بین بردن حالت پله‌ای و تبدیل آن به یک موج دندانه‌اره‌ای پیوسته، یک فیلتر پایین‌گذر RC (شامل مقاومت $1k\Omega$ و خازن $1\mu F$) به خروجی مدار اضافه گردید. این فیلتر، هارمونیک‌های فرکانس بالای ناشی از تغییرات ناگهانی پله‌ها را حذف می‌کند. همان‌طور که در شکل زیر مشاهده می‌شود، با اضافه شدن این شبکه، لبه‌های تیز و پله‌ای خروجی کاملاً از بین رفته و سیگنال به یک فرم آنالوگ و پیوسته تبدیل شده است که شبیه به شکل موج صورت سوال است.



شکل ۵: سیگنال خروجی صاف و پیوسته پس از عبور از فیلتر پایین‌گذر RC

د: راهکار تولید موج مثلثی کامل

همان‌طور که مشاهده شد، استفاده از یک Up Counter معمولی باعث ایجاد پرش ناگهانی ولتاژ پس از رسیدن به مقدار ماکزیمم می‌شود که شکل موج دندانه‌اره‌ای را می‌سازد.


برای تولید یک موج مثلثی کامل، باید از یک Up/Down Counter استفاده کنیم.

روند کار به این صورت است که شمارنده ابتدا از 0000 تا 1111 می‌شمارد (تولید نیمه اول موج). به محض رسیدن به 1111، کنترلر باید وضعیت پایه جهت شمارش را تغییر دهد تا counter از 1111 به 0000 برگردد (تولید نیمه دوم موج). با رسیدن مجدد به صفر، دوباره جهت شمارش تغییر می‌کند.

این تغییر مداوم جهت شمارش، باعث می‌شود خروجی DAC به صورت پله‌ای و متقارن بالا و پایین برود و یک موج مثلثی کامل شکل بگیرد. با عبور دادن این خروجی از فیلتر پایین‌گذر RC (مشابه بخش ج)، لبه‌های پله‌ای حذف شده و یک موج مثلثی کاملاً صاف و پیوسته آنالوگ به دست می‌آید.

ه: پیاده‌سازی موج مثلثی کامل در Proteus

همان‌طور که در شبیه‌سازی مشخص است، برای تولید موج مثلثی متقارن، Up/Down Counter 74HC191 جایگزین counter قبلی شده است. برای تغییر جهت خودکار شمارش، از یک فلیپ‌فلاپ JK استفاده گردید. پایه TC (Terminal Count) شمارنده به ورودی کلاک فلیپ‌فلاپ متصل شده است تا با رسیدن به انتهای بازه شمارش (حداقل یا حداکثر)، فلیپ‌فلاپ toggle کند. خروجی فلیپ‌فلاپ نیز به پایه D/U counter متصل است و با هر بار toggle کردن، جهت شمارش را معکوس می‌کند. خروجی پس از تبدیل به ولتاژ آنالوگ توسط DAC و عبور از فیلتر، یک موج مثلثی متقارن تولید می‌کند که با سیگنال خواسته شده تطابق دارد.




شکل ۶: تولید موج مثلثی کامل و پیوسته با استفاده از مبدل DAC، U/D Counter، و فیلتر RC

سوال ۴

همان‌طور که در درس آموختیم، تقویت‌کننده‌های ابزار دقیق از مهم‌ترین مدارهای آنالوگ در سیستم‌های اندازه‌گیری هستند که برای تقویت سیگنال‌های ضعیف به کار می‌روند. از این تقویت‌کننده‌ها در بسیاری از کاربردهای اندازه‌گیری و حسگرها مانند کرنش‌سنج‌ها استفاده می‌شود. در این سوال به بررسی این تقویت‌کننده می‌پردازیم.

۱. طراحی مدار بهسازی برای پروب بیولوژیکی (ECG)

یکی از کاربردهای مهم این تقویت‌کننده‌ها در پروب‌های بیولوژیکی مانند ECG است. در این بخش قصد داریم یک مدار بهسازی سیگنال کامل برای آماده‌سازی این سیگنال‌های ضعیف بیولوژیکی جهت ورود به (ADC) طراحی کنیم. این مدار بر اساس استفاده از آپ‌امپ‌های مجزا در چهار طبقه متوالی شکل گرفته است: تقویت‌کننده مستقیم، تقویت‌کننده تفاضلی، فیلتر میان‌گذر فعال و طبقه جمع‌کننده نهایی.

الف) به‌دست آوردن بهره و V_r مورد نیاز

پیش از تعیین مقادیر المان‌ها، باید مشخصه‌های سیگنال ورودی و خروجی مطلوب را بررسی کنیم:

• **سیگنال ورودی** دارای دامنه‌ای بین $-500\mu V$ تا $+500\mu V$ است. این یعنی سیگنال ورودی حول صفر ولت نوسان کرده و ولتاژ پیک‌تا‌پیک آن $\Delta V_{in} = 1mV$ است.

• **سیگنال خروجی** در بازه $0V$ تا $5V$ کار می‌کنند. بنابراین ولتاژ پیک‌تا‌پیک خروجی باید $\Delta V_{out} = 5V$ باشد.

$$A_v = \frac{\Delta V_{out}}{\Delta V_{in}} = \frac{5V}{1mV} = 5000$$

۱. محاسبه بهره:

۲. **محاسبه ولتاژ آفست:** از آنجایی که سیگنال ورودی متقارن است، پس از تقویت نیز نیمی از آن منفی خواهد بود. بنابراین

باید کل شکل موج به سمت بالا شیفت داده شود تا دقیقاً در وسط بازه کاری ADC قرار گیرد. مرکز بازه 0 تا 5 ولت، برابر با $2.5V$ است.

در نتیجه به یک ولتاژ مرجع $V_r = 2.5V$ برای شیفت دادن کل سیگنال نیاز داریم:

$$V_{out} = 5000 \times V_{in} + 2.5V$$

(ب) بررسی طبقات و محاسبات المان‌های مدار

باید کل بهره مورد نیاز (۵۰۰۰) را بین طبقه تقویت‌کننده مستقیم و طبقه تقویت‌کننده تفاضلی تقسیم کنیم. بهره طبقه مستقیم را ۱۰۰ و بهره طبقه تقویت‌کننده تفاضلی را ۵۰ در نظر می‌گیریم.

۱. طبقه تقویت‌کننده مستقیم

این طبقه دو ولتاژ از ورودی گرفته و آن‌ها را تقویت می‌کند. رابطه بهره در این طبقه به صورت روبرو است: $A_1 = 1 + \frac{2R_1}{R_g} = 100$

با انتخاب مقاومت فیدبک $R_1 = 49.5k\Omega$ ، مقدار مقاومت $R_g = 1k\Omega$ به دست می‌آید.

۲. طبقه تقویت‌کننده تفاضلی

خروجی طبقه قبل وارد این بخش می‌شود تا نویزهای حالت مشترک حذف شده و سیگنال ۵۰ برابر دیگر تقویت شود:

$$A_2 = \frac{R_3}{R_2} = 50$$

با انتخاب مقاومت $R_2 = 1k\Omega$ ، مقدار مقاومت فیدبک برابر $R_3 = 50k\Omega$ محاسبه می‌گردد. بهره کل مدار تا این نقطه به ۵۰۰۰ می‌رسد.

۳. طبقه فیلتر میان‌گذر فعال

برای داشتن تطبیق امپدانسی و فیلتر شدن دقیق، از یک فیلتر فعال استفاده می‌کنیم. همانطور که در صورت سوال گفته شده، محدوده کاری این ADC بین ۱۰ تا ۱۰۰ هرتز است. بنابراین:

$$f_L = \frac{1}{2\pi R_L C_L} \Rightarrow C_L = 1\mu F \text{ با فرض } R_L \approx 15.9k\Omega \quad \bullet \text{ فیلتر بالاگذر (10Hz):}$$

$$f_H = \frac{1}{2\pi R_H C_H} \Rightarrow C_H = 100nF \text{ با فرض } R_H \approx 15.9k\Omega \quad \bullet \text{ فیلتر پایین‌گذر (100Hz):}$$

۴. طبقه جمع‌کننده نهایی


در این مرحله، سیگنال فیلتر شده و تقویت شده (که الان دامنه‌ی آن ۵V_{p-p} دارد) وارد یک جمع‌کننده می‌شود تا با ولتاژ مرجع $V_r = 2.5V$ جمع گردد.

از آنجا که این طبقه تنها نقش جمع‌کننده دارد، تمامی مقاومت‌های به کار رفته در آن برابر و یکسان انتخاب می‌شوند (به عنوان مثال $R = 1k\Omega$).

به این ترتیب خروجی نهایی، آماده برای ورود به ADC خواهد بود.

۲. محاسبه $\frac{V_{out}}{V_{in}}$ در تقویت کننده ابزار دقیق

برای به دست آوردن رابطه خروجی، مدار را به دو طبقه تقسیم و به صورت مجزا تحلیل می‌کنیم:



طبقه اول (آپ‌آمپ‌های A_1 و A_2):

این طبقه یک تقویت‌کننده مستقیم است. با فرض ایده‌آل بودن آپ‌آمپ‌ها:

$$I_{R_a} = \frac{V_1 - V_r}{R_a}$$

$$I_{in_{A_1}} = I_{in_{A_2}} = 0 \Rightarrow I_{R_a} = I_{R_b} = I_{R_c} = I \Rightarrow \begin{cases} V_1' = V_1 + IR_b = V_1 + \frac{R_b}{R_a}(V_1 - V_r) \\ V_r' = V_r - IR_b = V_r - \frac{R_b}{R_a}(V_1 - V_r) \end{cases}$$

با کم کردن این دو معادله از هم $\rightarrow V_r' - V_1' = V_r - V_1 - \frac{R_c}{R_a}(V_1 - V_r) - \frac{R_b}{R_a}(V_1 - V_r)$

$$\Rightarrow V_r' - V_1' = (V_r - V_1) \left(1 + \frac{R_b + R_c}{R_a} \right)$$

طبقه دوم (آپ‌آمپ A_3):

این طبقه یک تقویت‌کننده تفاضلی است. ابتدا ولتاژ پایه مثبت آپ‌آمپ A_3 از طریق تقسیم ولتاژ محاسبه می‌شود و بعد از آن با KCL در پایه منفی، به V_{out} می‌رسیم:

$$V_+ = V_- = V_r' \left(\frac{R_f}{R_r + R_f} \right)$$

KCL در (V_-) : $\frac{V_- - V_1'}{R_1} + \frac{V_- - V_{out}}{R_f} = 0 \Rightarrow V_{out} = V_- \left(1 + \frac{R_f}{R_1} \right) - V_1' \left(\frac{R_f}{R_1} \right)$

$$\Rightarrow V_{out} = V_r' \left(\frac{R_f}{R_r + R_f} \right) \left(\frac{R_1 + R_f}{R_1} \right) - V_1' \left(\frac{R_f}{R_1} \right)$$

رابطه نهایی:

با جایگذاری V_1' و V_2' در خروجی به دست آمده خواهیم داشت:

$$V_{out} = \left[V_2 - \frac{R_c}{R_a}(V_1 - V_2) \right] \left(\frac{R_f}{R_2 + R_f} \right) \left(\frac{R_1 + R_3}{R_1} \right) - \left[V_1 + \frac{R_b}{R_a}(V_1 - V_2) \right] \left(\frac{R_3}{R_1} \right)$$

برای اینکه تقویت‌کننده بیشترین حذف نویز حالت مشترک (CMRR) را داشته باشد، مقاومت‌های آن را به صورت متقارن انتخاب می‌کنند ($R_3 = R_f$ و $R_1 = R_2$). با اعمال این شرط، رابطه به شدت ساده می‌شود:

$$V_{out} = \frac{R_3}{R_1} \left(1 + \frac{R_b + R_c}{R_a} \right) (V_2 - V_1)$$

۳. تعیین مقادیر مقاومت‌ها

با توجه به صورت سوال، سیگنال‌های ورودی هم‌فرکانس هستند و هدف، طراحی مداری است که خروجی آن ۳ برابر اختلاف ورودی‌ها باشد. این یعنی بهره تفاضلی مدار (A_d) باید دقیقاً برابر با ۳ باشد:

$$V_{out} = 3(V_2 - V_1) \Rightarrow A_d = 3$$

بر اساس رابطه نهایی به دست آمده در بخش قبل و با فرض تقارن کامل مدار ($R_3 = R_f$, $R_1 = R_2$ و $R_b = R_c$), فرمول بهره به شکل زیر ساده می‌شود:

$$A_d = \frac{R_3}{R_1} \left(1 + \frac{2R_b}{R_a} \right) = 3$$

برای سادگی، بهره طبقه دوم را ۱ در نظر می‌گیریم که فقط این طبقه در حذف نویز نقش داشته باشد:

$$\frac{R_3}{R_1} = 1 \Rightarrow \boxed{R_1 = R_2 = R_3 = R_f = 10k\Omega} \xrightarrow{\text{جایگذاری در رابطه اصلی}} 1 \times \left(1 + \frac{2R_b}{R_a} \right) = 3$$


$$\Rightarrow \frac{2R_b}{R_a} = 2 \Rightarrow R_b = R_a$$

با توجه به تساوی به دست آمده، می‌توانیم مقادیر مقاومت‌های طبقه اول را نیز برابر انتخاب کنیم:

$$\boxed{R_a = R_b = R_c = 10k\Omega}$$

۴. شبیه‌سازی مدار در Proteus

همان‌طور که در نمودار خروجی مشاهده می‌شود، دو سیگنال ورودی به صورت هم‌فاز با دامنه‌های $V_1 = 100\text{mV}$ (سیگنال سبز) و $V_2 = 50\text{mV}$ (سیگنال قرمز) با فرکانس 1kHz اعمال شده‌اند.



شکل ۷: شبیه‌سازی عملکرد تقویت‌کننده ابزار دقیق


نمودار خروجی مدار (موج آبی‌رنگ)، یک سیگنال سینوسی با دامنه 150mV را نشان می‌دهد که نسبت به سیگنال‌های ورودی دارای اختلاف فاز 180° درجه است. این خروجی کاملاً با نتیجه محاسبات تئوری تطابق دارد:

$$V_{out} = 3(V_2 - V_1) = 3(50\text{mV} - 100\text{mV}) = -150\text{mV}$$

شبیه‌سازی نشان می‌دهد که مدار تقویت‌کننده ابزار دقیق، با حذف CMRR، تفاضل دو سیگنال را به درستی و با بهره تفاضلی $A_d = 3$ تقویت کرده است.

۵. اعمال نویز به ورودی‌ها و مقایسه خروجی

همان‌طور که در عکس زیر مشاهده می‌شود، برای بررسی ویژگی حذف نویز CMRR، یک منبع نویز با ولتاژ پیک 200mV و فرکانس 50Hz به صورت سری با هر دو منبع ورودی قرار گرفته است.



شکل ۸: شبیه‌سازی مدار با اعمال نویز مشترک (50Hz ، 200mV میلی‌ولت)

تحلیل خروجی:

- **ورودی‌ها (سبز و قرمز):** سیگنال‌های اصلی 1kHz به وضوح روی موج فرکانس پایین 50Hz سوار شده‌اند. مثلاً پیک موج سبز که قبلاً 100mV بود، الان با اضافه شدن نویز تا حدود 230mV بالا رفته است.
 - **خروجی (آبی):** با وجود نویز شدید در ورودی‌ها، موج خروجی مدار همچنان یک سینوسی تمیز و خالص با دامنه 150mV و فرکانس 1kHz کیلوهرتز است و هیچ اثری از موج 50Hz در آن دیده نمی‌شود.
- بنابراین مدار تقویت‌کننده ابزار دقیق، نویز مشترک را به طور کامل حذف کرده و فقط اختلاف خالص ورودی‌ها را تقویت می‌کند.

مقایسه با حالت قبل

در حالت قبل (بخش ۴) که مدار بدون نویز شبیه‌سازی شد، ولتاژ خروجی یک موج سینوسی با دامنه 150mV بود. در این بخش با وجود اینکه یک نویز 200mV به ورودی‌ها اضافه کردیم و شکل موج‌های ورودی (سبز و قرمز) کاملاً به هم ریخت، اما مشاهده می‌کنیم که موج خروجی (آبی) دقیقاً همان سینوسی 150mV باقی مانده است. این مقایسه به وضوح نشان می‌دهد که تقویت‌کننده تفاضلی کار خود را به درستی انجام داده و نویز مشترک هیچ تأثیری روی خروجی نهایی مدار نگذاشته است.

۶. دلایل استفاده از پل وتسون در مدار اندازه‌گیری فشار

۱. **تبدیل تغییرات مقاومت به ولتاژ:** زمانی که به حسگر فشار وارد می‌شود، مقاومت کرنش‌سنج به مقدار بسیار ناچیزی (ΔR) تغییر می‌کند. اندازه‌گیری مستقیم این تغییر مقاومت بسیار کوچک در حضور نویزها عملاً غیرممکن است. مدار پل وتسون وظیفه دارد این تغییرات بسیار کوچک مقاومت را به یک اختلاف ولتاژ قابل اندازه‌گیری (ΔV) تبدیل کند. در واقع حساسیت حسگر بالا می‌رود.

۲. **ایجاد خروجی تفاضلی:** خروجی پل وتسون تفاضلی است و ورودی آی‌سی AD620 تفاضلی است. ترکیب پل وتسون و AD620 باعث می‌شود ولتاژ مشترک روی پایه‌های ۲ و ۳ (تغذیه پل) حذف شده و تنها اختلاف ولتاژ ناشی از تغییرات کرنش‌سنج، با دقت بالایی تقویت شود


۷. محاسبه مقاومت تنظیم بهره، شبیه‌سازی و بررسی خروجی دیجیتال سیستم اندازه‌گیری فشار

الف) محاسبه مقاومت تنظیم بهره (R_g)


$$R_g = \frac{49.9k\Omega}{G-1} \xrightarrow{G=100} R_g = \frac{49.9k\Omega}{100-1} = \frac{49.9k\Omega}{99} \approx 0.504k\Omega = 504\Omega \Rightarrow \boxed{R_g = 504\Omega}$$

بنابراین برای رسیدن به بهره ۱۰۰، باید یک مقاومت با مقدار 504Ω بین پایه‌های ۱ و ۸ آی‌سی AD620 قرار دهیم.

ب) شبیه‌سازی مدار و بررسی خروجی در دو حالت



(ب) حالت اعمال فشار: مقاومت سنسور به $3.3k\Omega$ افزایش یافته و خروجی به $3.847V$ رسیده است.



(ا) حالت تعادل: مقاومت سنسور برابر با $3k\Omega$ است و خروجی روی ولتاژ مرجع $2V$ قرار دارد.

شکل ۹: شبیه‌سازی سیستم اندازه‌گیری فشار

همان‌طور که در تصاویر شبیه‌سازی مشاهده می‌شود، رفتار مدار در دو حالت قابل بررسی است:

- **حالت تعادل ($R_1 = 3k\Omega$):** در این حالت پل وتسون در تعادل کامل است و اختلاف ورودی‌های تقویت‌کننده صفر است. با توجه به مقسم ولتاژ تعبیه شده در مدار، یک آفست برابر با $2V$ به پایه ۵ (REF) اعمال شده است. بنابراین، خروجی به جای صفر ولت، دقیقاً روی مقدار $2.00V$ قرار می‌گیرد.
- **حالت اعمال فشار ($R_1 = 3.3k\Omega$):** با تغییر مقاومت حسگر، پل از حالت تعادل خارج می‌شود. تقویت‌کننده این اختلاف ولتاژ را با بهره ۱۰۰ تقویت کرده و با آفست جمع می‌کند. به دلیل محدودیت تغذیه تک‌قطبی ($5V$)، تقویت‌کننده به اشباع مثبت رفته و خروجی روی مقدار $3.847V$ ثابت می‌شود.

محاسبه خروجی دیجیتال (ADC):

اگر این ولتاژ خروجی (۳/۸۴۷) به یک ADC هشت بیتی با ولتاژ مرجع ۵V متصل شود، مقدار دیجیتال متناظر با آن به شکل زیر محاسبه می‌شود:

$$D_{out} = \text{round} \left(\frac{V_{out}}{V_{ref,ADC}} \times (2^n - 1) \right)$$

$$D_{out} = \text{round} \left(\frac{3.847}{5} \times (2^8 - 1) \right)$$

$$D_{out} = \text{round} (0.7694 \times 255) = \text{round}(195.397) = 196$$

بنابراین، خروجی دیجیتال متناظر با این تغییر فشار، عدد ۱۹۶ معادل 11000100 در مبنای باینری خواهد بود.