
# Výstupní zpráva

Jméno: Maksim Kalutski

Login: xkalut00

### Architektura navrženého obvodu




### Popis funkce

Obvod se skládá z konečného automatu (FSM), hodinového čítače (CLK\_CNT), bitového čítače (BIT\_CNT) a multiplexeru (MUX). Obvod je řízen FSM, který vysílá signály v závislosti na aktuálním stavu, ve kterém se nachází. Čítač počítá do 16 a posílá hodnotu do FSM. Pak čítač počítá do 8 a posílá hodnotu zpět do FSM. Automat se rozhoduje o změně stavu. Komparátor porovnává výstup CLK\_CNT a posílá signál do AND pokud výchází hodnota se rovná '1' posílá signál dal do BIT\_CNT, Výsledek ukládá do registrů. Multiplexor na výstup posílá aktuální hodnotu DIN. Poté kontroluje, zda je slovo kompletní a vrátí se do stavu START.

# **Návrh automatu (Finite State Machine)**

#### Schéma automatu



## Popis funkce

Na začátku automat se nachází ve stavů **START** a čeká na vstup bitů **DIN** = 0 pak mění stav na **FIRST\_BIT**. Pokud **DIN** = 1 zůstává v tomto stavu. Po 16hodinových taktů (když **CLK\_CNT** = 16) přechází do stavu **RECEIVE\_DATA**. Pokud **CLK\_CNT** menší než 16 automat zůstává v tomto stavu. Po dalších 8hodinových taktů načítá data a přechází do stavu **LAST\_BIT**. Pokud **BIT\_CNT** menší než 8 zůstává v tomto stavu. Když automat na vstupu (**DIN**) má '1' přechází do stavu **VALIDATE**. Ve stavu **VALIDATE** potvrzuje načtené bity a přepíná se na stav **START**.

# Snímek obrazovky ze simulací

