


RELATÓRIO - SIMULAÇÃO 01 - CIRCUITOS LÓGICOS COM PORTAS NAND



UNIVERSIDADE FEDERAL DO
RECÔNCAVO DA BAHIA — UFRB
CENTRO DE CIÊNCIA E TECNOLOGIA — CETENS
BACHARELADO EM SISTEMAS DE INFORMAÇÃO (EAD)

RELATÓRIO DE ATIVIDADE PRÁTICA — SIMULAÇÃO 01

Componente:	GCETENS842 — Lógica Matemática Discreta
Docente:	Anderon Melhor Miranda
Discente:	Deivison de Lima Santana
Data:	08/07/2026
Atividade:	Simulação 01 — Projeto de Circuitos Lógicos com Portas Universais

1. Tabela-Verdade

A tabela-verdade foi construída a partir das regras de funcionamento do alarme da estufa:

Regras: 1. O alarme ativa ($S=1$) se a temperatura estiver alta **E** a umidade estiver baixa ($T \cdot HT \cdot H$) 2. **OU** se a janela estiver aberta **E** a temperatura estiver alta ($T \cdot JT \cdot J$)

T	H	J	S (Alarme)	Descrição
0	0	0	0	Tudo normal
0	0	1	0	Janela aberta, mas temperatura normal
0	1	0	0	Umidade baixa, mas temperatura normal
0	1	1	0	Ambos, mas temperatura normal

T	H	J	S (Alarme)	Descrição
1	0	0	0	Temperatura alta, mas umidade normal e janela fechada
1	0	1	1	Temperatura alta + janela aberta
1	1	0	1	Temperatura alta + umidade baixa
1	1	1	1	Temperatura alta + ambas condições

2. Expressão Lógica — Soma de Produtos

Analisando as linhas onde $S=1$ (linhas 6, 7 e 8):

$$S = (T \cdot H \cdot \overline{J}) + (T \cdot H \cdot J) + (T \cdot \overline{H} \cdot J)$$

2.1 Simplificação Algébrica

Aplicando a propriedade distributiva:

$$\begin{aligned} S &= T \cdot H \cdot \overline{J} + T \cdot H \cdot J + T \cdot \overline{H} \cdot J = T \cdot (H \cdot \overline{J} + H \cdot J) + T \cdot \overline{H} \cdot J = T \cdot (H \cdot (\overline{J} + J)) + T \cdot \overline{H} \cdot J = T \cdot (H \cdot 1) + T \cdot \overline{H} \cdot J = T \cdot H + T \cdot \overline{H} \cdot J \\ S &= T \cdot H + T \cdot \overline{H} \cdot J \end{aligned}$$

Pela lei de absorção: $H + \overline{H} \cdot J = H + J$

Logo:

$$S = T \cdot (H + J)$$

Ou, expandindo novamente:

$$S = T \cdot H + T \cdot J$$

3. Conversão para Portas NAND (Portas Universais)

Para implementar o circuito **exclusivamente** com portas NAND de 2 entradas, utilizamos as seguintes equivalências:

$$\bullet \overline{A} = A \text{ NAND } A$$

- $A \cdot B = (A \text{ NAND } B)^- = (A \text{ NAND } B) \text{ NAND } (A \text{ NAND } B)$
 $\overline{\overline{(A \text{ NAND } B)}} = (A \text{ NAND } B) \text{ NAND } (A \text{ NAND } B)$
- $A + B = A^- \text{ NAND } B^- = (A \text{ NAND } A) \text{ NAND } (B \text{ NAND } B)$
 $\overline{A} \text{ NAND } \overline{B} = (A \text{ NAND } A) \text{ NAND } (B \text{ NAND } B)$


3.1 Aplicando De Morgan Duplo

Partindo de $S = T \cdot H + T \cdot J$ $S = T \cdot H + T \cdot J$:

Aplicando negação dupla (De Morgan):

$$S = T \cdot H + T \cdot J \quad \overline{\overline{T \cdot H + T \cdot J}} = \overline{\overline{T \cdot H} \cdot \overline{T \cdot J}} = \overline{(T \text{ NAND } H) \cdot (T \text{ NAND } J)} = (T \text{ NAND } H) \text{ NAND } (T \text{ NAND } J)$$

3.2 Circuito com 3 Portas NAND



Portas utilizadas:

Porta	Entradas	Saída
NAND ①	T, H	$T \cdot H^- \overline{T \cdot H}$
NAND ②	T, J	$T \cdot J^- \overline{T \cdot J}$
NAND ③	①, ②	$T \cdot H^- \cdot T \cdot J^- = T \cdot H + T \cdot J$

4. Simulação

O circuito foi montado no simulador **Digisim Logic Lab** (<https://digisim.io/circuits/new>) utilizando:

- **3 entradas:** T, H, J (chaves/interruptores)
- **3 portas NAND** de 2 entradas
- **1 saída:** Alarme S (LED)


O circuito foi construído programaticamente via API do simulador com a seguinte topologia:



4.1 Estado Ativo (S=1)

Configuração: T=1, H=0, J=1

Circuito do Alarme – $S = (T \text{ NAND } H) \text{ NAND } (T \text{ NAND } J)$ – Estado ATIVO (S=1)



T=1, H=0, J=1 – NAND1(T,H)=1, NAND2(T,J)=0 – NAND3(1,0)=1 – Alarme ATIVO
 $S = (1 \text{ NAND } 0) \text{ NAND } (1 \text{ NAND } 1) = 1 \text{ NAND } 0 = 1$ ✓
3 portas NAND de 2 entradas – Simulado no Digisim Logic Lab


Circuito NAND — Estado Ativo

Verificação: $S = (1 \text{ NAND } 0) \text{ NAND } (1 \text{ NAND } 1) = 1 \text{ NAND } 0 = 1$

4.2 Estado Inativo (S=0)

Configuração: T=0, H=0, J=0

Circuito do Alarme – $S = (T \text{ NAND } H) \text{ NAND } (T \text{ NAND } J)$ – Estado INATIVO ($S=0$)



$T=0, H=0, J=0 \rightarrow \text{NAND1}(0,0)=1, \text{NAND2}(0,0)=1 \rightarrow \text{NAND3}(1,1)=0 \rightarrow \text{Alarme INATIVO}$

$S = (0 \text{ NAND } 0) \text{ NAND } (0 \text{ NAND } 0) = 1 \text{ NAND } 1 = 0 \checkmark$

3 portas NAND de 2 entradas – Simulado no Digisim Logic Lab

Circuito NAND — Estado Inativo

Verificação: $S=(0 \text{ NAND } 0) \text{ NAND } (0 \text{ NAND } 0)=1 \text{ NAND } 1=0$
 $S = (0 \text{ NAND } 0) \text{ NAND } (0 \text{ NAND } 0) = 1 \text{ NAND } 1 = 0 \checkmark$

5. Validação dos Resultados

A simulação foi testada para todas as 8 combinações possíveis de entrada, confirmando que o circuito implementado com portas NAND reproduz exatamente a tabela-verdade original.

Combinação T H J S (Tabela) S (Circuito) Status

1	0	0	0	0	✓
2	0	0	1	0	✓
3	0	1	0	0	✓
4	0	1	1	0	✓
5	1	0	0	0	✓
6	1	0	1	1	
7	1	1	0	1	
8	1	1	1	1	

Resultado: Circuito validado com sucesso!

Relatório gerado em 08 de julho de 2026