Лабораторна робота №6

з курсу “Архітектура обчислювальних систем та комп’ютерна схемотехніка”

Виконав:

Студент групи ПМі-12

Козій Дем’ян

Тема: Побудова і дослідження лічильних схем.

Мета роботи: З використанням можливостей пакета EWB побудувати логічні схеми лічильних схем на базі тригерних елементів пам'яті. Перевірити роботу схем та створити макроелементи кожної схеми.

Хід виконання роботи:

Дослідження чотирирозрядного двійкового лічильника

Синтезовано логічну схему 4-розрядного підсумовувального двійкового лічильника. Схему зібрано на синхронних JK-тригерах, які працюють у режимі Т-тригерів (на входи J та K постійно подається логічна "1"). Такий лічильник здійснює підрахунок вхідних імпульсів, що надходять від генератора слів. Максимальна кількість імпульсів, яку він може підрахувати, дорівнює 16 (від 0000 до 1111 у двійковому коді), після чого схема переповнюється і знову переходить у стан "0".



Таблиця істинності

Кількість імпульсів	T0	T1	T2	T3
0	0	0	0	0
1	1	0	0	0
2	0	1	0	0
3	1	1	0	0
4	0	0	1	0
5	1	0	1	0
6	0	1	1	0
7	1	1	1	0

8	0	0	0	1
9	1	0	0	1
10	0	1	0	1
11	1	1	0	1
12	0	0	1	1
13	1	0	1	1
14	0	1	1	1
15	1	1	1	1
16	0	0	0	0

Дослідження десяткового (декадного) лічильника

Для отримання лічильника, що рахує до 10, на основі двійкового лічильника було запроваджено обернений зв'язок. Щоб схема функціонувала правильно, сигнал з останнього каскаду проходить через спеціальний елемент, що «диференціює» вихідний сигнал тригера (перетворює перепад логічних рівнів у імпульс). Під час подання перших семи імпульсів схема працює як звичайний двійковий лічильник (до стану 1110). Восьмий імпульс встановлює тригери в стан 0111.



Таблиця істинності

Кількість імпульсів	T0	T1	T2	T3
0	0	0	0	0
1	1	0	0	0
2	0	1	0	0
3	1	1	0	0
4	0	0	1	0
5	1	0	1	0
6	0	1	1	0
7	1	1	1	0
8	0	1	1	1
9	1	1	1	1
10	0	0	0	0

Висновок

Під час виконання лабораторної роботи в середовищі моделювання Electronics Workbench (EWB) було успішно синтезовано та досліджено логічні схеми чотирирозрядного двійкового та десяткового (декадного) лічильників на базі тригерних елементів пам'яті.

За результатами покрокового тестування (за допомогою клавіші STEP генератора слів) та аналізу логічних рівнів було практично підтверджено:

1. Двійковий лічильник, побудований на синхронних JK-тригерах у режимі T-тригерів, успішно здійснює підрахунок імпульсів, проходячи 16 станів (від 0 до 15), після чого відбувається його автоматичне скидання в початковий стан.
2. Десятковий лічильник коректно обмежує модуль рахунку до 10. Це досягається завдяки запровадженому оберненому зв'язку та схемі диференціювання.