AQUARIUS

Лекция 3. FPGA.



**AQUARIUS** 

Часть 1. Устройство FPGA.





# Устройство FPGA

#### Основные элементы FPGA:

- Logic cell
  - LUT Look Up Table
  - Регистры
  - Мультиплексоры
  - Цепи переноса
- Сеть межсоединений (interconnect)
- Блочная и распределенная память
- Порты ввода-вывода
- Блоки генерации частоты (ФАПЧ, PLL)
- Блоки обработки цифрового сигнала
- Опционально
  - Аппаратные специализированные блоки
  - Высокоскоростные трансиверы

FPGA – Field Programmable Gate Array
ПЛИС – Программируемая логическая
интегральная схема
(Помимо FPGA существовали PAL, GAL, CPLD)





# Устройство LUT

- LUT это базовая строительная единица для реализации логических функций.
- LUT представляет собой небольшую память, хранящую <u>таблицу истинности</u> для заданной логической функции, и мультиплексор, выбирающий выходное значение на основе входных сигналов.
- Таблицы истинности конфигурируются в момент прошивки FPGA
- Отличают LUT с разным количеством входных линий.

X0	Υ
0	1
1	0


LUT1

X1	X0	Υ
0	0	0
0	1	1
1	0	1
1	1	1

LUT2


## Пример LUT4

- A, B, C, D входы
- Y выход
- LUT-Mask –таблица истинности хранится в памяти (для типовой FPGA память SRAM)
- Выбор элемента таблицы производится мультиплексированием таблицы истинности



## Каскадирование LUT


- LUT является регулярной структурой
- LUT можно каскадировать, получая многовходовые LUT
- Из LUT3 и одного мультиплексоора можно получить LUT4



# Состав простейшего Logic cell

Простейший блок логики (logic cell) FPGA состоит из:

- Ячеек LUT
- Мультиплексоров (MUX)
- Цепочки переноса (Carry chain)
- Регистра (D-flip-flop, DFF)



- FA full adder
- DFF D flip-flop

# Мультиплексоры в Logic cell


• MUX0 в совокупности с двумя LUT3 используется как LUT 4 со входами a, b, c, d.

MUX1 – выбирает режим работы с logic cell:

• Логический (с выхода MUX0)

• Арифметический (с выхода FA) [вход **d** не используется]


- MUX2 определяет тип логики:
  - Последовательностная
  - Комбинационная



- FA full adder
- DFF D flip-flop

### Логический режим


- MUX0 в совокупности с двумя LUT3 используется как LUT 4 со входами a, b, c, d.
- Данные через цепь переноса не идут



- FA full adder
- DFF D flip-flop

# Полный сумматор


- Блок однобитного сумматора с входным (carry in) и выходным (carry out) битами переноса
- SUM =  $A \oplus B \oplus C_{in}$
- Cout =  $AB + (A \oplus B)Cin$



Α	В	Cin	SUM	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

## Арифметический режим

- Выход MUX0 игнорируется.
- Вход d не используется.
- Данные с двух LUT3 идут через цепь переноса
- Цепь переноса сокращает критический путь



- FA full adder
- DFF D flip-flop

# Подробнее


Школа синтеза цифровых схем

**Altera FPGA Architecture White Paper.** 


**AQUARIUS** 


Часть 2. Quartus. FPGA.
























FPGA Development Board AX4010 User Manual

### Part 1: FPGA Development Board Introduction

The AX4010 development board uses ALTERA's Cyclone IV series FPGA, the model is EP4CE10F17C8, and a 256-pin FBGA package. The resources of this FPGA are shown below:






## Создание проекта (ИСПРАВИТЬ)







### Описание логики






### Подключение







```
💖 lab1.sv 🗶
    66 (7 | ∰ ∰ | № № № 10)
   ⊟module lab1(
        input key,
        output led
4
5
6
        assign led = key;
                                       15714 Some pins have incomplete T/O assignments. Refer to the T/O Assignment
     endmodule
                                     🛕 169085 No exact pin location assignment(s) for 2 pins of 2 total pins. For the
                                       332012 Synopsys Design Constraints File file not found: 'labl.sdc'. A Synopsy
```





FPGA Development Board AX4010 User Manual


### Part 13: User Keys

Keys Pin assignment:

Key Name	FPGA Pin	Key Number
RESET	N13	RESET
KEY1	M15	KEY 1
KEY2	M16	KEY 2
KEY3	E16	KEY 3

#### LEDs pin assignment:

Pin Name	FPGA Pin
LED0	E10
LED1	F9
LED2	C9
LED3	D9



### LEDs pin assignment:

Pin Name	FPGA Pin
LED0	E10
LED1	F9
LED2	C9
LED3	D9

### Keys Pin assignment:

Key Name	FPGA Pin	Key Number
RESET	N13	RESET
KEY1	M15	KEY 1
KEY2	M16	KEY 2
KEY3	E16	KEY 3

Не забудьте сохранить файл Assignment editor


```
🔷 lab1.sv 🗶
    | 😂 📅 | 蒜 💷 | 🗈 🗗 🔁 | 🕕 💆
   ⊟module lab1(
1
2
3
4
5
6
7
        input key,
        output led
        assign led = key;
    endmodule
```


### Проверка оборудования


- 1. Подключите программатор.
- 2. Запустите диспетчер устройств.
- 3. Проверьте отображение программатора.

Он может распознаться как **«другие устройства»**.

4. В случае, если программатор некорректно отображается, выполнить обновление драйвера. (процедура описана дальше)









Обновить драйверы — Altera USB-Blaster Поиск драйверов на этом компьютере Искать драйверы в следующем месте: C:\intelFPGA\_lite\23.1std\quartus\drivers Обзор... ☑ Включая вложенные папки → Выбрать драйвер из списка доступных драйверов на компьютере В этом списке перечисляются все доступные драйверы, совместимые с данным устройством, а также драйверы для устройств той же категории.


Далее

### Компиляция и прошивка







## Компиляция и прошивка



## Компиляция и прошивка



### Синтез



Netlist - список соединений примитивов. Результат синтеза.



## Файл подключений qsf


Откройте сгенерированный файл, содержащий перечень соединений: C:\Users\<your\_name>\practice\my\_projects\_quartus\lab1\lab1.qsf

Ознакомьтесь с содержимым.

```
set_location_assignment PIN_M15 -to key set_location_assignment PIN_E10 -to led
```

# Выполнение заданий

- 1. Найдите репозиторий basics-graphics-music в браузере.
- 2. Скопируйте ссылку в выпадающем окне "Code"
- 3. В терминале перейдите в домашнюю папку. cd ~
- 4. Склонируйте репозиторий в домашнюю папку. git clone https://github.com/yuri-panchul/basics-graphics-music.git
- 5. В терминале перейдите в первую лабораторную работу cd ./basics-graphics-music/labs/1\_basics/1\_01\_and\_or\_not\_xor\_de\_morgan/
- 6. Подключите USB BLASTER и питание к FPGA. Включите питание.
- 7. Выполните синтез bash 03\_synthesize\_for\_fpga.bash
- 8. Запустите GUI bash 05\_run\_gui\_for\_fpga\_synthesis.bash
- 9. Проведите синтез, запустите Netlist viewer. Во что синтезируется схема?





10. Откройте VS Code и выполните


11. Выполните все задачи, начиная


задание лабораторной.


с 05 лабораторной.













**AQUARIUS** 


Часть 3. Асинхронные события. Метастабильность.



# Природа метастабильности

Метастабильное состояние – состояние – состояние квазиустойчивого равновесия физической системы, в котором система может находиться длительное время.







# Природа метастабильности в электронике


На рисунке представлен Кольцевой генератор частоты и его переходные характеристики.

Vo – напряжение на выходе

Vi – напряжение на входе








# Природа метастабильности в электронике

Метастабильное состояние триггера наступает при нарушении временных параметров триггера

Вероятность того, что триггер будет находиться в метастабильном состоянии более заданного времени, убывает экспоненциально с увеличением времени.

Триггер выходит из метастабильного состояния в зависимости от множества внешних и внутренних факторов (шумов)

Осциллограмма триггера при нарушении временных параметров триггера




#### Частота поломок

$$\frac{e^{(t_{res}/t_{ff})}}{K_{ff} * F_{event} * F_{clk}}$$

**MTBF** (*Mean Time Between Failures*) –
время между
«поломками».


- •F<sub>event</sub> частота входных событий.
- •F<sub>clk</sub> тактовая частота на триггере.
- •t<sub>res</sub> время выхода триггера из метастабильного состояния (*resolution time*), зависит от технологии изготовления микросхемы.
- •t<sub>ff</sub> и K<sub>ff</sub> так же коэффициенты связанные с технологией изготовления логических элементов и триггеров в микросхеме.

## Внешние входные сигналы



Can't guarantee setup and hold times will be met!


# When an asynchronous signal causes a setup/hold violation...




## Внешние входные сигналы

All of them can be, if more than one happens simultaneously within the same circuit.

Idea: ensure that external signals directly feed exactly one flip-flop






This prevents the possibility of I and II occurring in different places in the circuit, but what about metastability?

### Внешние входные сигналы

- Preventing metastability turns out to be an impossible problem
- High gain of digital devices makes it likely that metastable conditions will resolve themselves quickly
- Solution to metastability: allow time for signals to stabilize



How many registers are necessary?

- Depends on many design parameters(clock speed, device speeds, ...)
- In 6.111, one or maybe two synchronization registers is sufficient