

Содержание лекции

- Cтруктура Verilog модуля
- Векторы и массивы
- Oсновные операции Verilog
- Мультиплексоры. case.
- Арифметические операции
- <u> Дешифраторы</u>



Маршрут проектирования ИМС



Языки описания аппаратуры

HDL – Hardware Description Language – язык описания аппаратуры.



HDL Не являются языками программирования

Основное отличие – **параллельное** исполнение блоков кода, а не последовательное.




RTL описание на языке Verilog HDL

```
module xor3(
  input a, b, c,
  output reg y
);

always @(a, b, c)
  begin
  | y = a^b^c;
  end

endmodule
```



module



module block


block

```
module block (
  input clk,
  input a,
  input b,
  output y
);
```

block clk

```
module block (
                                                             block
  input clk,
  input a,
  input b,
  output y
  logic c; // комментарий
                               clk
endmodule
```

```
module block (
  input clk,
 input a,
 input b,
 output y
 logic c; // комментарий
 assign c = a|b;
endmodule
```



Вектором называется одномерный массив элементов

Почему «вектор»? Потому что имеет упорядоченный набор элементов (компонент/координат) – битов

Синтаксис

<type> [msb:lsb] signal_name;

*msb – most significant bit (старший бит)

*Isb – less significant bit (младший бит)

Запись чисел в SystemVerilog

Синтаксис

<type> [msb:lsb] signal_name;

*msb – most significant bit (старший бит)

*Isb – less significant bit (младший бит)

Little

Little-endian [bits]

```
logic [7:0] signal_name;

assign signal_name = 8'b1;
// 8'b1 = 0 0 0 0 0 0 0 1

// signal_name[0] = 1
// signal_name[1..7] = 0
```




Big-endian [bits] (лучше не использовать)

```
logic [0:7] signal_name;

assign signal_name = 8'b1;
// 8'b1 = 0 0 0 0 0 0 0 1

// signal_name[0..6] = 0
// signal_name[7] = 1
```

```
module block(
  input in,
  output out
);
  logic [3:0] a; //4-х битная шина
  logic [3:0] b; //4-х битная шина
  assign a = b;
endmodule
```




```
in
                                                                                     block
module block(
                                                                                                out
                                                         a[3]
                                                                      b[3]
  input in,
                                                         a[2]
                                                                      b[2]
  output out
                                                         a[1]
                                                                      b[1]
  logic [3:0] a, b; //Две 4-х битные шины
                                                         a[0]
                                                                      b[0]
  assign a = b;
endmodule
```

Подключение одного провода из шины

```
module block(
  input in,
  output out
);
  logic [3:0] a;
  logic [7:0] b;


assign out = b[4];
endmodule
```



Присвоение диапазона значений

```
module block(
  input in,
  output out
);
  logic [3:0] a;
  logic [7:0] b;


  assign a = b[6:3];
endmodule
```



Присвоение значения, зависящего от другого

```
module block(
  input in,
  output out
);
  logic [2:0] a;
  logic [7:0] b;

  assign out = b[a];
endmodule
```



Векторы и массивы в SystemVerilog

Многоразрядные входы/выходы и двумерный массив

```
module block (
  input clk,
  input [7:0] a, // многоразрядный вход
 input b,
 output [3:0] у // многоразрядный выход
  logic [3:0] c [22];
  logic [7:0] d [0:21]; // двумерный массив 8-ми разрядных шин
  assign y = a[7:4];
```

Побитовые операции

Синтаксис	Операция
~	Инверсия
&	И
	ИЛИ
٨	Исключающее ИЛИ (XOR)
~^ или ^~	Инверсное исключающее ИЛИ
<<	Логический сдвиг влево (пустые биты заполняются нулями)
>>	Логический сдвиг вправо (пустые биты заполняются нулями)

Операции свертки

Синтаксис	Операция
&	И над всеми битами вектора (1-битный результат)
~&	И-НЕ над всеми битами вектора (1-битный результат)
I	ИЛИ над всеми битами вектора (1-битный результат)
~	ИЛИ не над всеми битами вектора (1-битный результат)
۸	Исключающее ИЛИ над всеми битами вектора (1- битный результат)
~^ или ~^	Инверсное исключающее ИЛИ над всеми битами вектора (1-битный результат)

```
logic a;
logic [7:0] b;
assign a = &b; // a = b[0]&b[1]&b[2]&...&b[7]
assign a = ~&b;
assign a = |b; // a = b[0]|b[1]|b[2]|...|b[7]
assign a = ~|c;
assign a = ^c;
assign a = ~^c;
```

Булевы операции

Синтаксис	Операция
!	Отрицание
&&	Булева И
	Булева ИЛИ

Операции логического сравнения

Синтаксис	Операция
==	Равенство
!=	Неравенство
<	Меньше
>	Больше
<=	Меньше или равно
>=	Больше или равно

```
logic a;
bit [7:0] b,c;
assign a = (b == c);
assign a = (b != c);
assign a = (b < c);
assign a = (b > c);
assign a = (b <= c);</pre>
```

Результаты данных операций справедливы для переменных, имеющих определенное состояние.

^{*}Примечание:

Арифметические операции

Синтаксис	Операция
+	Сложение
-	Вычитание
-	Отрицательное число (когда знак стоит перед числом)
*	Умножение
1	Деление
%	Остаток от деления
**	Возведение в степень
<<<	Арифметический сдвиг влево (заполнение пустых битов нулями)
>>>	Арифметический сдвиг вправо (заполнение пустых битов битом знака)

Арифметические операции

```
logic [7:0] b;
 /*********************/
   Логический сдвиг */
 /*********************/
'assign a = b>>2; // Сдвиг b на 2 бита вправо
                 // b = 8'b0000_1111 -> a = 8'b0000_0011
                // b = 8'b1111_0000 -> a = 8'b0011_1100
 /********************/
 /* Арифметический сдвиг */
/********************/
'assign a = b>>>2; // Сдвиг b на 2 бита вправо
                 // b = 8'b0000_1111 -> a = 8'b0000_0011
                 // b = 8'b_{1111}0000 -> a = 8'b_{1111}1100
```

Арифметические операции

Сложение и вычитание чисел без знака



Числа без знака

```
logic [7:0] a, b;
logic [8:0] sum, dif;
assign sum = a+b;
assign dif = a-b;
```

Какое максимальное значение может иметь вектор a? 255



Числа со знаком

```
logic signed [7:0] a, b;
logic signed [8:0] sum, dif;
assign sum = a+b;
assign dif = a-b;
```

Какое максимальное значение может иметь вектор а? 127

Конкатенация {}

```
in
                                                                                          block
                                                                                                     out
                                                                                           bus2[7]
logic[7:0] bus1, bus2, bus3;
                                                                                           bus2[6]
                                                                                           bus2[5]
assign bus1 = {bus2[7:4], bus3[3:0]};
                                                                                           bus2[4
                                                                                           bus2[3
                                                       bus1[7
                                                                                           bus2
logic[7:0] busC;
                                                       bus1[6]
                                                                                           bus2
                                                       bus1[5]
                                                                                           bus2[0]
logic [3:0] busA, busb;
                                                       bus1[4]
                                                       bus1[3]
                                                       bus1[2]
                                                                                           bus3[7]
assign busC = {busA, busB}; // busC должна
                                                       bus1[1]
                                                                                           bus3[6]
                                                       bus1[0]
                                 //иметь 8 бит
assign busC = {4'b0000, busA};
                                                                                           bus3[
```

Тернарный оператор «?:»

Синтаксис assign signal = (condition) ? if_true : if_false;

```
Sel
"00"
```

```
module mux_4to1 (
  output f,
  input a,b,c,d,
  input [1:0] sel
  assign f = (sel == 2'b00) ? a :
             (sel == 2'b01) ? b :
             (sel == 2'b10) ? c :
             (sel == 2'b11) ? d :
             1'bx;
endmodule
```

Блок always. Присвоение значения без assign

```
module top(
  input logic [7:0] a, // Входы и выходы
 output logic [3:0] q // с явным указанием
  always @(*) begin
  q = ~a[3:0];
  end
endmodule
```

If-else


```
module SystemX(
                 output logic q,
                 input a,b,c
SystemX.v
                 always @(a,b,c) // Указан перечень сигналов чувствительности блока
          q
                                 // Обычно для обозначения всех сигналов применяется (*)
                   begin
                     if ((a == 1'b0) && (b == 1'b0) && (c == 1'b0))
  b
a
     С
                       q = 1;
                     else if ((a == 1'b0) && (b == 1'b1) && (c == 1'b0))
                       q = 1;
                     else if ((a == 1'b1) && (b == 1'b1) && (c == 1'b0))
                       q = 1;
                     else
                       q = 0;
                   end
               endmodule
```

Конструкция case

Дешифраторы и мультиплексоры

```
module block (
 output[7:0] f,
 input [7:0] a,b,c,d,
 input [1:0] sel
  always_comb begin
    case (sel)
     2'b00: f = a;
      2'b01: f = b;
      default : f = c;
    endcase
  end
endmodule
```

Тестовое окружение



Особенность языка Verilog

Обратите внимание!

Код, кроме **assign** и объявления переменных, может исполняться только **внутри процедурных блоков.**

Вне процедурных блоков исполняемые части кода могут находиться в **task** и **function**, однако их исполнение происходит только в случае их вызова из процедурного блока.

```
module block (
    input in,
    output out
)

logic a, b, c, d;

a = 1;
b = 0;

....
endmodule
```

```
module block (
    input in,
    output out
)

logic a, b, c, d;

assign a = 1;
assign b = 0;

....
endmodule
```

```
module block (
   input in,
   output out
)

logic a, b, c, d;

initial begin
   a = 1;
   b = 0;
   end
....
endmodule
```

```
module block (
   input in,
   output out
)

  logic a, b, c, d;

  always @(*)
  begin
        a = 1;
        b = 0;
  end
....
endmodule
```

```
module block (
    input in,
    output out
)


logic a, b, c, d;


task set_a_b(logic set_a,logic set_b);
    a = set_a;
    b = set_b;
    #10;
    endtask

initial begin
    set_a_b(1,0);
    end
endmodule
```

Упражнения с декодерами

Опишите декодер 3 в 8, используя конструкцию assign и логические операторы







```
module decoder_1_hot_3to8(
  output logic F0, F1, F2, F3, F4, F5, F6, F7,
  input logic A, B, C);

assign F0= ~A & ~B & ~C;
  assign F1= ~A & ~B & C;
  assign F2= ~A & B & C;
  assign F3= ~A & B & C;
  assign F4= A & ~B & C;
  assign F5= A & ~B & C;
  assign F6= A & B & C;
  assign F7= A & B & C;
```