

数 字 逻 辑

Digital Logic Circuit

丁 贤 庆

ahhfdxq@163.com

第四次实验时间

地点：电气楼507房间

物联网2班： 下周四晚上19: 00---20:40

物联网1班： 本周五上午8: 00---9:40

计科1班： 本周五下午2: 00---3:40

计科2班： 下周三上午10: 10---11:50

计科3班： 下周二晚上19: 00---20:40

计科4班： 下周三上午8: 00---9:40

计科5班： 下周三晚上19: 00---20:40

第16周和第17周

实验时间。

						周次:	第16周	
		星期一	星期二	星期三	星期四	星期五	星期六	星期日
上午	8:00~9:50					物联网1班		
	10:10~12:00							
下午	2:00~3:50					计科1班		
	4:00~5:50							
晚上	7:00~8:50 (默认)				计科4班			

						周次:	第17周	
		星期一	星期二	星期三	星期四	星期五	星期六	星期日
上午	8:00~9:50			计科4班				
	10:10~12:00			计科2班				
下午	2:00~3:50							
	4:00~5:50							
晚上	7:00~8:50 (默认)		计科3班	计科5班	物联网2班			

Home work (P139)

- ✎ 1、本周有实验。地点：电气实验楼507房间
- ✎ 2、期末考试里，第六章有30分左右的考题。
- ✎ 3、本周三（四）课前交作业，交完作业才正式上课。
- ✎ 4、本周三（四）课上，会有10分钟的课堂小测。
- ✎ 5、本次的作业：
 - ✎ 3.1.1
 - ✎ 3.2.1
 - ✎ 3.2.4
 - ✎ 3.2.5
- ✎ 6、学堂在线，免费注册和学习。

https://www.xuetangx.com/course/hfut08091005182/16909015?channel=i.area.manual_search

6.7.2 计数器的Verilog建模实例

用Verilog描述具有使能端、异步置零、同步置数、计数、保持的16进制计数器,类似74HC161芯片。

```
module counter74x161_beh ( //Verilog 2001, 2005 syntax
    input CEP, CET, PE, CP, CR, //输入端口声明
    input [3:0] D,                //并行数据输入
    output TC,                    //进位输出
    output reg [3:0] Q            //数据输出端口及变量的数据类型声明
);
    wire CE;                      //中间变量声明
```

6.7.2 计数器的Verilog建模实例

```
assign CE=CEP&CET; //CE=1时，计数器计数
```

```
assign TC=CET&PE&(Q == 4'b1111); //产生进位输出信号
```

```
always @(posedge CP, negedge CR) //Verilog 2001, 2005 syntax
```

```
if (~CR) Q<=4'b0000; //实现异步清零功能
```

```
else if (~PE) Q<=D; //PE=0, 同步装入输入数据
```

```
else if (CE) Q<=Q+1'b1; //加1计数
```

```
else Q<=Q; //输出保持不变
```

```
endmodule
```

芯片74LVC161

2选1数据选择器

74LVC161		D_0	D_1	D_2	D_3									
CET	输 入								输 出					
CEP	清 零	预 置	使 能		时钟	预置数据输入				计 数				进 位
	CR	PE	CEP	CET	CP	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0	TC
	L	×	×	×	×	×	×	×	×	L	L	L	L	L
	H	L	×	×	↑	D_3	D_2	D_1	D_0	D_3	D_2	D_1	D_0	*
	H	H	L	×	×	×	×	×	×	保 持				*
	H	H	×	L	×	×	×	×	×	保 持				*
$\overline{PE}$	H	H	H	H	↑	×	×	×	×	计 数				*
CP														
$\overline{CR}$														
	Q_0	Q_1	Q_2	Q_3	TC									

第3章 逻辑门电路

Chapter3 Logic Gate Circuit

第2章重要介绍各种门的逻辑结构。

第3章主要介绍各种门内部的具体结构，

主要介绍mos管构成的门和三极管构成的门的具体内部结构。

3 逻辑门电路

3.1 逻辑门电路简介

3.2 基本CMOS逻辑门电路

3.3 CMOS逻辑门电路的不同输出结构及参数

3.4 类NMOS和BiCMOS逻辑门电路

3.5 TTL逻辑门电路

***3.6 ECL逻辑门电路**

3.7 逻辑描述中的几个问题

3.8 逻辑门电路使用中的几个实际问题

3.9 用VerilogHDL描述CMOS逻辑门电路

3.1 逻辑门电路简介

3.1.1 各种逻辑门电路系列简介

3.1.2 开关电路



3.1.1 各种逻辑门电路系列简介

1、逻辑门:实现基本逻辑运算的单元电路。

2、 逻辑门电路的分类

TTL— 晶体管-晶体管逻辑集成电路

MOS— 金属氧化物半导体场效应管集成电路



水泥电阻

三极管

电解电容

三极管

电解电容

瓷片电容


三极管

电阻

微调电位器


分立元件

二极管



集成电路芯片


分立元件



3.1.1 数字集成电路简介

1. CMOS 集成电路:







广泛应用于**超大规模**、甚大规模集成电路



2. TTL 集成电路:

广泛应用于**中大规模**集成电路





属于CMOS芯片的有：4000/74HC/74VHC/74LVC





属于TTL芯片的有：74/74LS/74AS/74ALS

3.1 开关电路

MOS管或BJT管可以作为开关。

MOS: Metal Oxide Semiconductor Field Effect Transistor 金属氧化物半导体场效应晶体管

BJT: Bipolar Junction Trnsnsister 双极结型晶体管



MOS管等价于开关

(a) 输出逻辑1

(b) 输出逻辑0

数字电路利用MOS管或者三极管的开关特性-----截止及饱和导通状态。

开关打开

开关闭合

逻辑变量取值0或1，对应电路中电子器件的“闭合”与“断开”。

3.2 基本CMOS逻辑门电路

3.2.1 MOS管及其开关特性

3.2.2 CMOS反相器


3.2.3 其他基本CMOS逻辑门电路

3.2.4 CMOS传输门

3.2.1 MOS管及其开关特性

CMOS门电路是以MOS管为开关器件。


MOS管的分类：




PN结的介绍

完全纯净的、具有晶体结构的半导体，称为本征半导体。芯片设计中常用的是单晶硅半导体材料。

对于原子来说，原子核和核外电子是电荷平衡的，总体呈中性



晶体中原子的排列方式



硅单晶中的共价键结构

共价键中的两个电子，称为价电子。

自由电子

本征半导体的导电机理

价电子在获得一定能量（温度升高或受光照）后，即可挣脱原子核的束缚，成为**自由电子**（带负电），同时共价键中留下一个空位，称为**空穴**（带正电）。

这一现象称为本征激发。

温度愈高，晶体中产生的自由电子便愈多。

空穴

价电子

在外电场的作用下，空穴吸引相邻原子的价电子来填补，而在该原子中出现一个空穴，其结果相当于空穴的运动（相当于正电荷的移动）。

□ N型半导体

在本征半导体中掺入微量的杂质（某种元素），形成杂质半导体。

原子核和核外电子

掺入五价元素

在常温下即可变为自由电子


多余电子

掺杂后自由电子数目大量增加，自由电子导电成为这种半导体的主要导电方式，称为电子半导体或N型半导体。

磷原子

失去一个电子变为正离子

在N型半导体中自由电子是多数载流子，空穴是少数载流子。




□ P 型半导体

原子核和核外电子

掺入三价元素

掺杂后空穴数目大量增加，空穴导电成为这种半导体的主要导电方式，称为空穴半导体或P型半导体。

在 P 型半导体中空穴是多数载流子，自由电子是少数载流子。



无论N型或P型半导体都是中性的，对外不显电性。

PN结

←PN结→

内电场越强，漂移运动越强，而漂移使空间电荷区变薄。

少子的漂移运动

P型半导体

内电场 N型半导体

少子

扩散和漂移
这一对相反的运动最终达到动态平衡，空间电荷区的厚度固定不变。


少子

浓度差 → 多子的扩散运动

形成空间电荷区

扩散的结果使空间电荷区变宽。


空间电荷区也称 PN 结



PN结的单向导电性

1. PN 结加正向电压（正向偏置）

P接正、N接负




内电场被削弱，多子的扩散加强，形成较大的扩散电流。

PN 结加正向电压时，PN结变窄，正向电流较大，正向电阻较小，PN结处于导通状态。


2. PN 结加反向电压（反向偏置）

P接负、N接正



2. PN 结加反向电压（反向偏置）

P接负、N接正





内电场被加强，少子的漂移加强，由于少子数量很少，形成很小的反向电流。

PN 结加反向电压时，PN结变宽，反向电流较小，反向电阻较大，PN结处于截止状态。

温度越高少子的数目越多，反向电流将随温度增加。


PN 结加正向电压时，**PN**结变窄，正向电流较大，正向电阻较小，**PN**结处于导通状态。

PN 结加反向电压时，**PN**结变宽，反向电流较小，反向电阻较大，**PN**结处于截止状态。




1. N沟道增强型MOS管的结构和工作原理

衬底拼音是:chèn dǐ



1. N沟道增强型MOS管的结构和工作原理



N沟道增强型MOS管符号简图


1. N沟道增强型MOS管的结构和工作原理

(1) V_{GS} 控制沟道的导电性

□ $v_{GS}=0, v_{DS}\neq 0$, 等效背靠背连接的两个二极管,
 $i_D\approx 0$ 。

□ 由于 $V_{GB}=V_{GS}$, 当 $v_{GS}>0$,
建立电场 $\rightarrow$ 反型层 $\rightarrow$ 当
 $v_{DS}>0$ 时, $i_D\neq 0$, 有电流从导电沟道中流过。



□ 沟道建立的最小 v_{GS} 值
称为开启电压 V_T 。



1. N沟道增强型MOS管的结构和工作原理

(2) V_{GS} 和 V_{DS} 共同作用

- $v_{GS} > V_T$, $v_{DS} > 0$, 靠近漏极的电压减小。
- 当 $V_{GS} > V_T$, i_D 随 V_{DS} 增加几乎成线性增加。
- 当 $v_{DS} \uparrow \rightarrow v_{GD} = (v_{GS} - v_{DS}) \leq V_T$, 漏极处出现**夹断**。
- 继续增加 $V_{DS} \uparrow \rightarrow$ 夹断区域变大, i_D 饱和。



2. N沟道增强型MOS管的输出特性和转移特性


输出特性分为

□ **截止区**: $v_{GS} < V_T$, $i_D = 0$


□ **可变电阻区**: 沟道产生, i_D 随 v_{DS} 线性增加, r_{ds} 为受 v_{GS} 控制可变电阻。

$$r_{ds} = \left. \frac{dv_{DS}}{di_D} \right|_{v_{GS}=\text{const}} = \frac{1}{2K_n (v_{GS} - V_T)}$$

□ **饱和区**: $v_{GS} > V_T$, $v_{DS} > v_{GS} - V_T$




(a) 输出特性曲线





(b) 转移特性曲线

□ N-Channel



正常情况下, V_{gs} 是正的 (≥ 0)

N-Channel



Normally, $V_{gs} \geq 0$

- If $V_{gs} = 0$

R_{ds} is very high ($>10^6\Omega$)

The transistor is “Off”.


- increase $V_{gs} \Rightarrow$ decrease R_{ds}
when R_{ds} is very low ($\leq 10\Omega$)
the transistor is “On”.

An input voltage controls the resistance between drain and source.

3. 其他类型的MOS管（注意：在我们的课本中都是源极与衬底相连接的，特此说明。）


(1) P沟道增强型MOS管

- ❑ 结构与NMOS管相反。
- ❑ V_{GS} 、 V_{DS} 电压极性与NMOS管相反。
- ❑ 开启电压 V_T 为负值



(a) 标准符号

(b) 简化符号



箭头方向与PN结方向一致。

□ P-Channel

Normally, $V_{gs} \leq 0$




- If $V_{gs} = 0$

R_{ds} is very high.

The transistor is “Off”.

- $V_{gs} \downarrow \Rightarrow R_{ds} \downarrow$

when R_{ds} is very low,
the transistor is “On”.



正常情况下, V_{gs} 是负的 (≤ 0)

An input voltage controls the resistance between drain and source.


3. 其他类型的MOS管

(1) N沟道耗尽型MOS管

绝缘层掺入正离子，使衬底表面形成N沟道。


□ V_{GS} 电压可以是正值、零或负值。

□ V_{GS} 达到某一负值 V_P ，沟道被夹断， $i_D = 0$ 。



(1) N沟道耗尽型MOS管

N沟道耗尽型MOS管符号如图。





(a) 标准符号

(b) 简化符号

(2) P沟道耗尽型MOS管

绝缘层掺入负离子，使衬底表面形成P沟道。


结构与N沟道耗尽型MOS管相反。
符号如图所示。



(a) 标准符号

(b) 简化符号

4. NMOS管开关电路



当 $v_I < V_T$: NMOS管截止, 输出高电平

当 $v_I > V_T$: NMOS管工作在可变电阻区, 输出低电平


□当 v_i 为低电平时:

NMOS管截止, 相当于开关“断开”, 输出为高电平。

□当 v_i 为高电平时:


NMOS管工作在可变电阻区, 相当于开关“闭合”, 输出为低电平。

□NMOS管相当于一个由 v_{GS} 控制的无触点开关（电子开关）。



5. MOS管开关电路的动态特性


- 由于MOS管栅极、漏极与衬底间电容，栅极与漏极之间的电容存在，电路在状态转换之间有电容充、放电过程。
- 输出波形上升沿、下降沿变得缓慢。



3.2.2 CMOS 反相器

1. 工作原理

$V_{TN} = 2\text{ V}$ $V_{TP} = -2\text{ V}$ $V_{DD} > (V_{TN} + |V_{TP}|)$



v_i	v_{GSN}	v_{GSP}	T_N	T_P	v_o
0 V	0V	-5V	截止	导通	5V
5 V	5V	0V	导通	截止	0 V


逻辑真值表

$v_i (A)$	$v_o (L)$
0	1
1	0


逻辑表达式

$L = \overline{A}$

逻辑图




CMOS inverter logical operation



对于NMOS管，其栅极电压 $V_G=1$ 时，NMOS管导通。

对于PMOS管，其栅极电压 $V_G=0$ 时，PMOS管导通。

Switch model



一个输入同时控制两个MOS管；
同一时间只有一个MOS管导通。

CMOS反相器的重要特点:


第一, v_I 是高电平还是低电平, T_N 和 T_P 中总是一个导通而另一个截止。CMOS反相器的静态功耗几乎为零。

第二, MOS管导通电阻低, 截止电阻高。使充、放电时间常数小, 开关速度更快, 具有更强的带负载能力。


第三, MOS管的, $I_G \approx 0$, 输入电阻高。理论上可以带任意同类门, 但负载门输入杂散电容会影响开关速度。

2. 电压传输特性和电流传输特性


电压传输特性 $v_O = f(v_I)$



电流传输特性 $i_D = f(v_I)$



3. 输入逻辑电平和输出逻辑电平



输入低电平的上限值 $V_{IL(max)}$


输入高电平的下限值 $V_{IH(min)}$

输出高电平的下限值 $V_{OH(min)}$

输出低电平的上限值 $V_{OL(max)}$

4.CMOS反相器的工作速度

带电容负载




由于电路具有互补对称的性质，它的**开通时间与关闭时间**是相等的。平均**延迟时间**小于10 ns。

3.2.3 其他基本CMOS 逻辑门电路

1. CMOS 与非门

$$V_{TN} = 2\text{ V} \quad V_{TP} = -2\text{ V}$$


(a) 电路结构



(b) 工作原理


	T_{N1}	T_{P1}	T_{N2}	T_{P2}	L
P1	截止	导通	截止	导通	1
	截止	导通	导通	截止	1
N1	导通	截止	截止	导通	1
N2	导通	截止	导通	截止	0

与非门




$$L = \overline{AB}$$

2. CMOS 或非门



$$V_{TN} = 2\text{ V} \quad V_{TP} = -2\text{ V}$$



T_{N1}	T_{P1}	T_{N2}	T_{P2}	L
截止	导通	截止	导通	1
截止	导通	导通	截止	0
导通	截止	截止	导通	0
导通	截止	导通	截止	0

或非门

$$L = \overline{A + B}$$

