

当两个门电路均是 74LS 系列 TTL 门, 输入端 A、B 悬空时, 与非门输入端的等效电路如图 3.4(c) 所示。74LS 系列电路规定 $V_{CC} = +5\text{ V}$, $V_{IL(\max)} = 0.8\text{ V}$, $V_{IH(\min)} = 2\text{ V}$ 。肖特基二极管正向导通时的典型压降 $V_{D1C} = 0.4\text{ V}$ 。当 $V_{IL(\max)} = 0.8\text{ V}$ 时, 电阻 R 的取值应满足 $\frac{V_{CC} - V_{D1C} - V_{IL(\max)}}{R_1} R \leq V_{IL(\max)}$, 求得此时电阻 $R = 4.2\text{ k}\Omega$ 。因此, 当输入端接 $200\text{ }\Omega$ 电阻时, 电阻上的压降为低电平, 输出为高电平。同理, 电阻 R 的取值应满足 $\frac{V_{CC} - V_{D1C} - V_{IH(\min)}}{R_1} R \geq V_{IH(\min)}$, 求得此时电阻 $R = 15.4\text{ k}\Omega$ 。因此, 当输入端接 $20\text{ k}\Omega$ 电阻时, 电阻上的压降为高电平, 输出 $L_2 = \overline{AB}$ 。

三、习题全解

3.1 逻辑门电路简介

3.1.1 按照制造门电路晶体管的不同, 集成门电路分为哪几种类型? 各种类型的代表是什么?

解: 按照制造门电路的晶体管的不同, 集成门电路分为 MOS 型、双极型和混合型。MOS 型集成逻辑门有 CMOS、NMOS、PMOS, 双极型集成逻辑门主要有 TTL 和 ECL, 混合型集成逻辑门有 BiCMOS。

3.1.2 为什么要发展低电压和超低电压 CMOS 器件?


解: 笔记本电脑、数码相机等便携式设备的发展, 要求使用体积小、重量轻、功耗低的半导体器件。因此, 发展低电压和超低电压 CMOS 器件。

3.1.3 数字逻辑变量可以取什么值? 晶体管在数字电路中工作在什么状态?

解: 数字逻辑变量可以取 0 或 1。数字电路中, 晶体管工作在“闭合”和“断开”两种状态。

3.2 基本 CMOS 逻辑门电路

3.2.1 已知图题 3.2.1 所示各 MOS 管的 $|V_T| = 0.5\text{ V}$, 忽略电阻上的压降, 试分别确定它们的工作状态(导通或截止)。



图题 3.2.1


解: 图题 3.2.1(a) 和 (b) 为 N 沟道增强型 MOS, 图题 3.2.1(c) 和 (d) 为 P 沟道增强型 MOS。

N 沟道增强型 MOS 管的开启电压 V_T 为正。当 $v_{GS} < V_T$ 时, MOS 管处于截止状态; 当 $v_{GS} \geq V_T$, 且 $v_{DS} \geq (v_{GS} - V_T)$ 时, MOS 管处于饱和导通状态。

对于图题 3.2.1(a), $v_{GS} = 2.5\text{ V}$, $v_{DS} = 2.5\text{ V}$, 可以判断该 MOS 管处于饱和导通状态。对于图题 3.2.1(b), $v_{GS} = 0\text{ V} < V_T$, 所以 MOS 管处于截止状态。

P 沟道增强型 MOS 管的开启电压 V_T 为负。当 $v_{GS} > V_T$ 时, MOS 管处于截止状态; 当 $v_{GS} \leq V_T$, 且 $v_{DS} \leq (v_{GS} - V_T)$ 时, MOS 管处于饱和导通状态。对于图题 3.2.1(c), $v_{GS} = 0\text{ V} > -0.5\text{ V}$, 该 MOS 管处于截止状态。对于图题 3.2.1(d), $v_{GS} = -2.5\text{ V}$, $v_{DS} = -2.5\text{ V}$, 可以判断该 MOS 管处于饱和导通状态。

3.2.2 一个反相器的输入和输出波形如图题 3.2.2 所示, 试确定:



图题 3.2.2

(1) 输入信号的周期和频率; (2) 输入信号的上升时间 t_r 和下降时间 t_f ; (3) 输出由高电平变为低电平的传输延迟时间 t_{pHL} 和由低电平变为高电平的传输延迟时间 t_{pLH} 。

解: (1) 输入信号的周期为

$$T = 100 + 140 = 240\ \mu\text{s}$$

频率为

$$f = \frac{1}{T} = \frac{1}{240\ \mu\text{s}} \approx 4.2\ \text{kHz}$$

(2) 上升时间 $t_r = 5\text{ ns}$, 下降时间 $t_f = 6\text{ ns}$ 。

(3) $t_{pHL} = 8\text{ ns}$, $t_{pLH} = 7\text{ ns}$ 。

3.2.3 为什么说 74LVC 系列 CMOS 与非门在 +3.3V 电源工作时, 输入端在以下四种接法下都属于逻辑 0 (74LVC 系列输入输出电压值参考主教材中表 3.3.2):

(1) 输入端接地; (2) 输入端接低于 0.8V 的电源; (3) 输入端接同类与非门的输出低电平 0.2V; (4) 输入端到地之间接 10kΩ 的电阻。

解: 对于 74LVC 系列 CMOS 门电路来说, 输出和输入低电平的标准电压值为: $V_{OL} = 0.2\text{ V}$, $V_{IL} = 0.8\text{ V}$ 。因此,

(1) $v_i = 0 < V_{IL} = 0.8\text{ V}$, 属于逻辑 0。

(2) $v_i < 0.8\text{ V} = V_{IL}$, 属于逻辑 0。

(3) $v_i = 0.2\text{ V} < V_{IL} = 0.8\text{ V}$, 属于逻辑 0。


(4) 由于 CMOS 管的栅极电流非常小, 通常小于 1 μA, 在 10 kΩ 电阻上产生的压降小于

10 mV, 即 $v_i < 0.01 \text{ V} < V_{\text{IL}} = 0.8 \text{ V}$, 故亦属逻辑 0。


3.2.4 试分析图题 3.2.4 所示电路, 写出 L 的逻辑表达式。

解: 该 CMOS 电路中的 NMOS 管 $T_{2\text{N}}$ 和 $T_{3\text{N}}$ 串联实现 B 和 C 相与, 然后两者与 $T_{4\text{N}}$ 管并联实现与 D 相或, 最后再与 $T_{1\text{N}}$ 管串联实现与 A 相与。因此, 逻辑表达式为

$$L = \overline{A(BC+D)}$$



图题 3.2.4



图题 3.2.5

3.2.5 试分析图题 3.2.5 所示的电路, 写出 L 的逻辑表达式, 说明它实现什么逻辑功能?

解: 该电路由两部分组成, 如图题 3.2.5 所示, 虚线左边为一级与非门, 虚线右边组成与或非门, 其中 $T_{3\text{N}}$ 和 $T_{4\text{N}}$ 并联实现或功能, 两者再与 $T_{5\text{N}}$ 串联实现与功能。与非门的输出 $X = \overline{AB}$ 。与或非门的输出 L 为

$$L = \overline{(A+B)X} = \overline{(A+B)\overline{AB}} = \overline{AB + A\overline{B}} = A \odot B$$

该电路实现同或功能。

3.2.6 试画出实现下列逻辑功能的 CMOS 电路图。

$$(1) L = \overline{AB+CD} \quad (2) L = \overline{(A+B)(C+D)}$$

解: CMOS 电路中 NMOS 管是按照“串与并或”的规律组成, PMOS 管是按照“串或并与”的规律组成, 即 NMOS 管串联实现“与”功能, 并联实现“或”功能, PMOS 管则相反。由此实现的 (1) $L = \overline{AB+CD}$ (2) $L = \overline{(A+B)(C+D)}$ 分别如图题解 3.2.6(a) 和 3.2.6(b) 所示。


3.2.7 CMOS 集成芯片 4007 中包含两个互补对和一个反相器如图题 3.2.7 所示, 试分别连接: (1) 三个反相器; (2) 3 输入端或非门; (3) 3 输入端与非门; (4) 或与非门 [$L = \overline{C(A+B)}$]; (5) 传输门 (一个非门控制两个传输门分时传送)。

解: (1) 三个反相器


将图题 3.2.7 所示电路按下列方式连接, 可以得到三个反相器。

① 8、13 相连, 6 端为输入, 8 端为输出, 14 端接 V_{DD} , 7 端接地;

② 1、5 相连, 3 端为输入, 5 端为输出, 2 端接 V_{DD} , 4 端接地;



图题解 3.2.6




图题 3.2.7

③ 10 端为输入, 12 端为输出, 11 端接 V_{DD} , 9 端接地。

(2) 3 输入端或非门


电路图如图题解 3.2.7(a) 所示。



图题解 3.2.7(a)

(3) 3 输入端与非门


电路图如图题解 3.2.7(b) 所示。



图题解 3.2.7(b)

(4) 或与非门

电路图如图题解 3.2.7(c) 所示。




图题解 3.2.7(c)

(5) 传输门

电路图如图题解 3.2.7(d) 所示,由 6 端输入的信号控制 TG_1 、 TG_2 分时传送数据。6 端接低电平时, TG_1 导通, 2 端的数据传送到 12 端; 6 端接高电平时, TG_2 导通, 4 端的数据传送到 12 端。

3.2.8 试分析图题 3.2.8 所示 CMOS 门电路, 写出 L 的逻辑表达式, 说明它实现什么逻辑功能?


解: 电路由两个输入反相器、一个输出反相器、一个传输门及 T_1 、 T_2 和 T_3 构成的电路组成。传输门由 B 和 $\bar{B}$ 控制, 当 $B=0$ 时传输门导通, $B=1$ 时传输门截止。 T_1 、 T_2 和 T_3 构成的电路的工作状态由 $\bar{B}$ 控制, 当 $\bar{B}=1$ 时 T_1 、 T_3 均截止, T_1 、 T_2 和 T_3 构成的电路不工作; 当 $\bar{B}=0$ 时 T_1 、 T_3 均导



图题解 3.2.7(d)

通, T_1 、 T_2 和 T_3 构成的电路工作, 并且起反相作用, 其输出等于 $\bar{A}$ 。

综上所述, 当 $B=0$ 时, T_1 、 T_2 和 T_3 构成的电路不工作, 传输门导通, 输出 $L=A$; 当 $B=1$ 时 T_1 、 T_2 和 T_3 构成的电路工作, 传输门截止, 输出 $L=\bar{A}$ 。列出真值表如表题解 3.2.8 所示。其逻辑表达式 $L=\bar{A}B+A\bar{B}=A\oplus B$, 故电路为异或门电路。




图题 3.2.8

表题解 3.2.8

A	B	L
0	0	0
0	1	1
1	0	1
1	1	0


3.2.9 试用两个传输门和两个反相器实现同或逻辑功能, 并画出逻辑电路。

解: 由传输门和反相器构成的同或电路如图题解 3.2.9 所示。



图题解 3.2.9

3.2.10 由 CMOS 传输门构成的电路如图题 3.2.10 所示, CS 为控制端, A 、 B 为输入, L 为输出, 试列出其真值表, 说明该电路的逻辑功能。



图题 3.2.10

表题解 3.2.10

CS	A	B	L
1	×	×	高阻态
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	0

解: 当 $CS=1$ 时, 4 个传输门均为断开状态, 输出处于高阻状态。当 $CS=0$ 时, 4 个传输门的工作状态由 A 和 B 决定, $A=B=0$ 时, TG_1 和 TG_2 导通, TG_3 和 TG_4 截止, $L=1$ 。依此分析, 可以列出真值表如表题解 3.2.10 所示, 根据真值表可得 $L = \overline{A+B}$ 。该电路实现三态输出的 2 输入或非逻辑功能。

3.3 CMOS 逻辑门电路的不同输出结构及参数

3.3.1 在漏极开路门电路中, 输出上拉电阻值的大小对逻辑门有什么影响?

解: 当 OD 门作为驱动门时, 其输出电容、负载门的输入电容以及接线电容的存在, 上拉电阻 R_p 的大小必将影响 OD 门的开关速度, R_p 的值愈小, 负载电容的充电时间常数亦愈小, 因而开关速度愈快。但上拉电阻不能任意地减小, 它必须保证 OD 门输出端的电流不能超过允许的最大值 $I_{OL(max)}$ 。

3.3.2 试判断下列哪些 CMOS 门可以将输出端并接使用: (1) 普通的互补输出; (2) 漏极开路输出; (3) 三态输出。

解: (1) 普通互补输出门的输出端不能并接。(2) OD 门输出端可以并接。(3) 三态输出端可以并接。


3.3.3 试用普通反相器和 OD 输出反相器实现下列表达式, 并画出逻辑电路图。

(1) $L = A \overline{B} C$; (2) $L = AB \overline{C} \overline{D}$ 。

解: 题中要求的两个表达式均需要进行与运算, 故用 OD 门实现与逻辑关系, 电路如图题解 3.3.3 所示。

3.3.4 用 74HC03 中 2 个漏极开路与非门及 74HC00 中的 4 个与非门构成的电路如图题 3.3.4 所示。试确定上拉电阻 R_p 的取值范围。已知 $V_{DD}=5\text{ V}$, OD 门输出低电平 $V_{OL(max)}=0.33\text{ V}$ 时的输出电流 $I_{OL(max)}=4\text{ mA}$, 输出高电平 $V_{OH(min)}=4.4\text{ V}$ 时的漏电流 $I_{OZ}=5\text{ }\mu\text{A}$ 。负载门高电平和低电平输入电流最大值 $I_{IH(max)}=I_{IL(max)}=1\text{ }\mu\text{A}$ 。

解: 灌电流情况时, 求出 R_p 的最小值:




图题解 3.3.3


$$R_{p(\min)} = \frac{V_{DD} - V_{OL(\max)}}{I_{OL(\max)} - I_{IL(\text{total})}} = \frac{(5 - 0.33) \text{ V}}{(4 - 0.001 \times 8) \text{ mA}} \approx 1.2 \text{ k}\Omega$$

拉电流情况时, 求出 R_p 的最大值:

$$R_{p(\max)} = \frac{V_{DD} - V_{OH(\min)}}{I_{OZ(\text{total})} + I_{IH(\text{total})}} = \frac{(5 - 4.4) \text{ V}}{(0.005 \times 2 + 0.001 \times 8) \text{ mA}} \approx 33.3 \text{ k}\Omega$$



图题 3.3.4



图题 3.3.5

3.3.5 用 74HC03 中三个漏极开路与非门和 74LS00 中一个 TTL 与非门实现图题 3.3.5 所示的电路, 试写出输出与输入的逻辑关系式, 并计算 $R_{p(\min)}$ 和 $R_{p(\max)}$ 。已知驱动门输出低电平 $V_{OL(\max)} = 0.33 \text{ V}$ 时的最大电流 $I_{OL(\max)} = 4 \text{ mA}$, 输出高电平 $V_{OH(\min)} = 4.4 \text{ V}$ 时的漏电流 $I_{OZ} = 5 \mu\text{A}$ 。负载门高电平和低电平输入电流分别为 $I_{IH} = 0.02 \text{ mA}$, $I_{IL} = 0.4 \text{ mA}$ 。

解: 第一级的两个与非门和一个非门用漏极开路与非门 74HC03 组成, 第二级的与非门用 TTL 与非门 74LS00 实现。其逻辑表达式

$$L = \overline{\overline{AB} \cdot \overline{BC} \cdot \overline{D} \cdot E}$$


三个漏极开路门的公共上拉电阻 R_p 的下端接 74LS00 的一个输入端, 即: 灌电流情况时, 求出 R_p 的最小值:

$$R_{p(\min)} = \frac{V_{DD} - V_{OL(\max)}}{I_{OL(\max)} - I_{IL(\text{total})}} = \frac{(5 - 0.33) \text{ V}}{(4 - 0.4) \text{ mA}} \approx 1.3 \text{ k}\Omega$$

拉电流情况时, 求出 R_p 的最大值:

$$R_{p(\max)} = \frac{V_{DD} - V_{OH(\min)}}{I_{OZ(\text{total})} + I_{IH(\text{total})}} = \frac{(5 - 4.4) \text{ V}}{(0.005 \times 3 + 0.02) \text{ mA}} \approx 17.1 \text{ k}\Omega$$

3.3.6 由 OD 异或门和 OD 与非门构成的电路及输入电压波形如图题 3.3.6 所示。



图题 3.3.6


(1) 试写出输出与输入的逻辑关系式, 画出输出电压波形。

(2) 已知输出低电平 $V_{OL(\max)} = 0.33 \text{ V}$ 时的最大输出电流 $I_{OL(\max)} = 4 \text{ mA}$, 输出高电平 $V_{OH(\min)} = 4.4 \text{ V}$ 时的漏电流 $I_{OZ} = 5 \mu\text{A}$, 计算 $R_{p(\min)}$ 和 $R_{p(\max)}$ 。

解: (1) 其逻辑表达式

$$L = (A \bar{B} + \bar{A} B) \bar{B} C = A \bar{B} + \bar{A} B \bar{C}$$

输出电压波形如图题解 3.3.6 所示。



图题解 3.3.6


(2) 灌电流情况时, 求出 R_p 的最小值:

$$R_{p(\min)} = \frac{V_{DD} - V_{OL(\max)}}{I_{OL(\max)}} = \frac{(5 - 0.33) \text{ V}}{4 \text{ mA}} \approx 1.2 \text{ k}\Omega$$

拉电流情况时, 求出 R_p 的最大值:

$$R_{p(\max)} = \frac{V_{DD} - V_{OH(\min)}}{I_{OZ(\text{total})}} = \frac{(5 - 4.4) \text{ V}}{0.005 \times 2 \text{ mA}} \approx 60 \text{ k}\Omega$$

3.3.7 试分析图题 3.3.7 所示的 CMOS 电路,说明它们的逻辑功能。




图题 3.3.7

解:对于图题 3.3.7(a)所示的 CMOS 电路, $\overline{EN}=0$ 时, T_{P2} 和 T_{N2} 均导通, T_{P1} 和 T_{N1} 构成的反相器正常工作, $L=\overline{A}$; 当 $\overline{EN}=1$ 时, T_{P2} 和 T_{N2} 均截止, 无论 A 为高电平还是低电平, 输出端均为高阻状态, 其真值表如表题解 3.3.7 所示, 该电路是低电平使能三态非门, 其表示符号如图题解 3.3.7(a)所示。

表题解 3.3.7

$\overline{EN}$	A	L
0	0	1
0	1	0
1	×	高阻



图题解 3.3.7

图题 3.3.7(b) 所示的 CMOS 电路, $\overline{EN}=0$ 时, T_{P2} 导通, 或非门打开, T_{P1} 和 T_{N1} 构成的反相器正常工作, $L=A$; 当 $\overline{EN}=1$ 时, T_{P2} 截止, 或非门输出低电平, 使 T_{N1} 截止, 输出端处于高阻状态, 该电路是低电平使能三态缓冲器, 其表示符号如图题解 3.3.7(b) 所示。

同理可以分析图题 3.3.7(c) 和 3.3.7(d) 所示的 CMOS 电路, 它们分别为高电平使能三态缓冲器和低电平使能三态非门, 其表示符号分别如图题解 3.3.7(c) 和 3.3.7(d) 所示。


3.3.8 图题 3.3.8 表示三态门用于总线传输的示意图, 图中 n 个三态门的输出连接到数据传输总线, $D_1, D_2, \dots, D_n$ 为数据输入端, $EN_1, EN_2, \dots, EN_n$ 为使能信号输入端。试问: (1) 如何控制 EN 信号, 以便数据 $D_1, D_2, \dots, D_n$ 能通过该总线进行正常传输; (2) EN 信号能否有两个或两个以上同时有效? 如果 EN 出现两个或两个以上有效, 可能发生什么情况? (3) 如果所有 EN 信号均无效, 总线处在什么状态? (4) 如果三态门的开通比断开要快, 可能发生什么情况?

解: (1) 根据图题 3.3.8 可知, 输入使能信号 $EN_1, EN_2, \dots, EN_n$ 为高电平有效, 当 $EN_i=1$ 时, 第 i 个三态门被选中, 其输入数据被送到数据传输总线上。根据数据传输的速度, 分时地给 $EN_1, EN_2, \dots, EN_n$ 端以正脉冲信号, 使其相应的三态门的输出数据能分时地到达总线上。


(2) EN 信号不能有两个或两个以上同时有效, 否则两个不同的信号将在总线上发生冲突。即总线不能同时既为 0 又为 1。

(3) 如果所有 EN 信号均无效, 总线处于高阻状态。

(4) 如果三态门的开通比断开要快, 可能导致两个不同的信号在总线上发生冲突。



图题 3.3.8



图题 3.3.9

3.3.9 三态门与总线的连接方式如图题 3.3.9 所示, 试分析电路的逻辑功能。

解: 图题 3.3.9 所示电路可以实现数据的双向传输。当 $EN=1$ 时, G_1 门工作, G_2 门为高阻态, 数据 D_1/D_0 经 G_1 门送到总线上。当 $EN=0$ 时, G_2 门工作, G_1 门为高阻态, 数据从总线上经 G_2 门送到 D_1/D_0 端。

3.3.10 根据表题 3.3.10 所列的三种逻辑门电路的技术参数, 试选择一种最适合工作在高噪声环境下的门电路。

表题 3.3.10 逻辑门电路的技术参数表

	$V_{OH(min)}/V$	$V_{OL(max)}/V$	$V_{IH(min)}/V$	$V_{IL(max)}/V$
逻辑门 A	2.4	0.4	2	0.8
逻辑门 B	3.5	0.2	2.5	0.6
逻辑门 C	4.2	0.2	3.2	0.8

解:根据表题 3.3.10 所示逻辑门的参数,以及主教材中式(3.3.3)和式(3.3.4),计算出逻辑门 A 的高电平和低电平噪声容限分别为:

$$V_{NHA} = V_{OH(min)} - V_{IH(min)} = 2.4V - 2V = 0.4V$$

$$V_{NLA} = V_{IL(max)} - V_{OL(max)} = 0.8V - 0.4V = 0.4V$$

同理分别求出逻辑门 B 和 C 的噪声容限为:

$$V_{NHB} = V_{OH(min)} - V_{IH(min)} = 3.5V - 2.5V = 1V$$

$$V_{NLB} = V_{IL(max)} - V_{OL(max)} = 0.6V - 0.2V = 0.4V$$

$$V_{NHC} = V_{OH(min)} - V_{IH(min)} = 4.2V - 3.2V = 1V$$

$$V_{NLC} = V_{IL(max)} - V_{OL(max)} = 0.8V - 0.2V = 0.6V$$

电路的噪声容限愈大,其抗干扰能力愈强,综合考虑,选择逻辑门 C。

3.3.11 CMOS 反相器的负载电容 $C_L = 100$ pF,功耗电容 $C_{PD} = 15$ pF,电源电压 $V_{DD} = 3.3$ V,输入矩形波的频率为 1 MHz,试计算反相器的动态功耗。

解:根据主教材中 CMOS 电路动态功耗的计算公式(3.3.5)可得

$$P_D = (C_{PD} + C_L) V_{DD}^2 f = (100 + 15) \times 10^{-12} \times 3.3^2 \times 10^6 = 1.3 \text{ mW}$$

3.3.12 当 74HC 系列 CMOS 电路的电源电压由 5V 降至 3.3V,其功耗下降了百分之多少?

解:根据主教材中 CMOS 电路动态功耗的计算公式(3.3.5)可得

$$\frac{\Delta P_D}{P_D} = \frac{CV_{DD1}^2 f - CV_{DD2}^2 f}{CV_{DD1}^2 f} = \frac{5^2 - 3.3^2}{5^2} \times 100\% = 56\%$$

3.3.13 根据表题 3.3.13 所列的三种逻辑门电路的技术参数,计算出它们的延时-功耗积,并指出哪一种逻辑门的性能最好。

表题 3.3.13 逻辑门电路的技术参数表

	t_{pLH}/ns	t_{pHL}/ns	P_D/mW
逻辑门 A	1	1.2	16
逻辑门 B	5	6	8
逻辑门 C	10	10	1

解:延时-功耗积为传输延迟时间与功耗的乘积,即

$$DP = t_{pd} P_D$$

根据上式可以计算出各逻辑门的延时-功耗积分别为

$$DP_A = \frac{t_{pLH} + t_{pHL}}{2} \cdot P_D = \frac{(1 + 1.2) ns}{2} \times 16 mW = 17.6 \times 10^{-12} J(\text{焦耳}) = 17.6 pJ$$

同理得出, $DP_B = 44\text{pJ}$, $DP_C = 10\text{pJ}$ 。逻辑门的 DP 值愈小, 表明它的特性愈好, 所以, 逻辑门 C 的性能最好。

3.3.14 根据主教材中表 3.3.4 和表 3.5.1 所示的电流值, 求下列情况下逻辑门的扇出数:

(1) 74LVC 门驱动同类门; (2) 74AHCT 门驱动 74ALS 门。

解: (1) 74LVC 门驱动同类门

根据表 3.3.4 可知: $I_{OH} = -0.1\text{ mA}$, $I_{OL} = 0.1\text{ mA}$, $I_{IH} = 5\text{ }\mu\text{A}$, $I_{IL} = -5\text{ }\mu\text{A}$ 。

计算时不考虑符号, 拉电流工作时

$$N_{OH} = \frac{I_{OH}}{I_{IH}} = \frac{0.1}{0.005} = 20$$

灌电流工作时,

$$N_{OL} = \frac{I_{OL}}{I_{IL}} = \frac{0.1}{0.005} = 20$$

因此, 扇出数为 20。

(2) 74AHCT 门驱动 74ALS 门

根据表 3.3.4 可知: $I_{OH} = -8\text{ mA}$, $I_{OL} = 8\text{ mA}$ 。根据主教材中表 3.5.1 可知: $I_{IH} = 20\text{ }\mu\text{A}$, $I_{IL} = -0.1\text{ mA}$ 。主教材中表 3.5.1 计算时不考虑符号, 拉电流工作时

$$N_{OH} = \frac{I_{OH}}{I_{IH}} = \frac{8}{0.02} = 400$$


灌电流工作时,

$$N_{OL} = \frac{I_{OL}}{I_{IL}} = \frac{8}{0.1} = 80$$


因此, 扇出数为 80。

3.4 类 NMOS 和 BiCMOS 逻辑门电路

3.4.1 写出图题 3.4.1 所示电路的逻辑表达式。



图题 3.4.1



图题 3.4.2

解: 通过分析 NMOS 与非门和或非门可知, 两个工作管串联实现与功能, 并联实现或功能。根据图题 3.4.1 所示电路, 左半边电路中 B、C 对应的工作管串联实现 BC 与功能, 两者又与 D、E

对应的工作管并联,实现 $(BC+DE)$ 或功能,然后再与 A 对应的工作管串联实现 $A(BC+DE)$ 的功能;右半边电路构成 $(A+G)EF$ 的功能,并注意与、或、非之间的先后顺序,可写出电路的逻辑表达式 $L = \overline{(BC+DE)A + (A+G)EF}$ 。


3.4.2 写出图题 3.4.2 所示电路的逻辑表达式。

解:图题 3.4.2 所示电路由三部分组成,第一、三部分为类 NMOS 反相器,分析中间电路可得真值表如表题解 3.4.2 所示,该电路为同或门,即 $Y = A \odot X$ 。而 $X = \bar{B}$, $L = \bar{Y}$, 所以 $L = A \oplus X = A \oplus \bar{B} = A \odot B$, 即电路为同或门。


表题解 3.4.2

A	X	T_1	T_2	Y
0	0	截止	截止	1
0	1	导通	截止	0
1	0	截止	导通	0
1	1	截止	截止	1

3.4.3 图题 3.4.3 所示为 2 输入端 BiCMOS 与非门电路,试分析该电路是怎样实现与非逻辑关系($L = \overline{A \cdot B}$)的。



图题 3.4.3



图题 3.4.4

解:图题 3.4.3 所示的与非门电路在结构上与或非门电路的结构恰好相反,两个 NMOSFET 的 M_{NA} 和 M_{NB} 彼此串联,而两个 PMOSFET 的 M_{PA} 和 M_{PB} 则彼此并联。

当 A 、 B 两输入端均为高电平时, M_{NA} 和 M_{NB} 均导通, M_{PA} 和 M_{PB} 则均截止,输出 L 为低电平。此时 M_{1A} 和 M_{1B} 饱和导通,为 T_1 基区的存储电荷提供一条释放通路。

当 A 、 B 两输入端之一为低电平时, M_{NA} 或 M_{NB} 中有一个截止, M_{IA} 或 M_{IB} 中也有一个截止, 而 M_{PA} 或 M_{PB} 导通, 使输出为高电平; V_{DD} 通过导通的 M_{PA} 或 M_{PB} 驱动 M_2 , 使 M_2 导通, 为 T_2 基区的存储电荷提供一条道路, 使其迅速释放。

可见图题 3.4.3 所示电路具有与非的逻辑功能 $L = \overline{A \cdot B}$ 。

3.4.4 分析图题 3.4.4 所示电路的工作原理, 写出 L 的逻辑表达式。

解: 图题 3.4.4 所示的电路中, 当 A 、 B 两输入端有一个为高电平时, M_{NA} 和 M_{NB} 中至少有一个导通, 如 A 为高电平, B 为低电平, 则 M_{IA} 、 M_{NA} 和 M_{PB} 导通, M_{PA} 、 M_{IB} 、 M_{NB} 、 M_2 和 T_1 截止, L 为低电平。

当 A 、 B 均为低电平时, M_{PA} 、 M_{PB} 、 M_2 和 T_1 导通, M_{IA} 和 M_{IB} 、 M_{NA} 、 M_{NB} 和 T_2 截止, 输出 L 为高电平。所以, $L = \overline{A+B}$ 。

3.5 TTL 逻辑门电路

3.5.1 由 BJT 构成的反相器如图题 3.5.1 所示, $V_{CC} = +5V$, $V_{BE} = 0.7V$, $\beta = 100$ 。当输入 v_i 为 5V 时, 输出为 0.2V, 试计算 R_b/R_c 的最大比值。

解: 当反相器的输入 v_i 为 5V, 输出为 0.2V 时, BJT 工作在饱和区, 有 $I_C \leq \beta I_B$ 。分别在输入回路和输出回路, 列出 I_B 与 R_b 、 I_C 与 R_c 的关系式, 代入上述关系式即可得出 R_b/R_c 的最大比值。

由图可得

$$I_B = \frac{v_i - V_{BE}}{R_b} = \frac{5 - 0.7}{R_b} = \frac{4.3}{R_b}$$

$$V_{CE} = V_{CC} - I_C R_c$$


BJT 工作在饱和区时 $I_C \leq \beta I_B$, 所以,

$$V_{CE} \geq V_{CC} - \beta I_B R_c$$

$$0.2 \geq 5 - 100 \times \frac{4.3}{R_b} R_c$$

$$\frac{R_b}{R_c} \leq \frac{430}{4.8} \approx 90$$

R_b/R_c 的最大比值约为 90。




图题 3.5.1

3.5.2 为什么说 TTL 与非门的输入端在以下四种接法下, 都属于逻辑 1:

(1) 输入端悬空; (2) 输入端接高于 2V 的电源; (3) 输入端接同类与非门的输出高电平 3.6V; (4) 输入端到地之间接 10 kΩ 的电阻。

解: 对于 TTL 门电路来说, 输出和输入高电平的标准电压值为: $V_{OH} = 2.7V$, $V_{IH} = 2V$ 。因此,

(1) 对于图题解 3.5.2 所示的与非门电路, 当输入端悬空时, T_1 的发射极电流 $i_{E1} = 0$, 集电结正偏。 V_{CC} 通过 R_{b1} 和 T_1 的集电结向 T_2 、 T_3 提供基极电流, 使 T_2 、 T_3 饱和导通, 输出为低电



图题解 3.5.2 TTL 与非门电路

平。可见输入端悬空等效于逻辑 1。

(2) $v_i \geq 2 \text{ V} = V_{\text{IH}}$, 属于逻辑 1。

(3) $v_i = 3.6 \text{ V} > V_{\text{IH}}$, 属于逻辑 1。

(4) 对于图题解 3.5.2 所示的与非门电路, 考虑 A 端接 $10 \text{ k}\Omega$ 电阻接地, B 端悬空时, 则电源电压 $V_{\text{CC}} = 5 \text{ V}$ 分配到 $4 \text{ k}\Omega$ 电阻、 T_1 的发射结 (0.7 V) 和 $10 \text{ k}\Omega$ 电阻上, 显然, $V_{10\text{k}\Omega} > V_{\text{IH}} (2 \text{ V})$, 故此时输入端亦属逻辑 1。

3.5.3 设有一个 74LS04 反相器驱动两个 74ALS04 反相器和 4 个 74LS04 反相器。(1) 问驱动门是否超载?(2) 若超载, 试提出改进方案; 若未超载, 问还可增加几个 74LS04 门?(器件参数参考表 3.5.1)

解: (1) 根据题意, 74LS04 为驱动门, 同时它又是负载门, 负载门中还有 74ALS04。

从主教材表 3.5.1 中查出 74LS04 和 74ALS04 的参数如下 (不考虑符号):

74LS04: $I_{\text{OL}(\text{max})} = 8 \text{ mA}$, $I_{\text{OH}(\text{max})} = 0.4 \text{ mA}$; $I_{\text{IL}(\text{max})} = 0.4 \text{ mA}$, $I_{\text{IH}(\text{max})} = 0.02 \text{ mA}$


74ALS04: $I_{\text{IL}(\text{max})} = 0.1 \text{ mA}$, $I_{\text{IH}(\text{max})} = 0.02 \text{ mA}$;

4 个 74LS04 的输入电流为: $4I_{\text{IL}(\text{max})} = 4 \times 0.4 \text{ mA} = 1.6 \text{ mA}$, $4I_{\text{IH}(\text{max})} = 4 \times 0.02 \text{ mA} = 0.08 \text{ mA}$ 。

两个 74ALS04 的输入电流为: $2I_{\text{IL}(\text{max})} = 2 \times 0.1 \text{ mA} = 0.2 \text{ mA}$, $2I_{\text{IH}(\text{max})} = 2 \times 0.02 \text{ mA} = 0.04 \text{ mA}$ 。

① 拉电流负载情况下如图题解 3.5.3 (a) 所示, 74LS04 总的拉电流为两部分, 即 4 个 74LS04 的高电平输入电流最大值 $4 \times I_{\text{IH}(\text{max})} = 0.08 \text{ mA}$; 两个 74ALS04 的高电平输入电流最大值 $2 \times I_{\text{IH}(\text{max})} = 0.04 \text{ mA}$ 。两部分拉电流之和为 $0.08 \text{ mA} + 0.04 \text{ mA} = 0.12 \text{ mA}$ 。而 74LS04 能提供 0.4 mA 的拉电流, 并不超载。

② 灌电流负载情况如图题解 3.5.3 (b) 所示, 74LS04 的总灌电流为 $1.6 \text{ mA} + 0.2 \text{ mA} = 1.8 \text{ mA}$ 。而 74LS04 能提供 8 mA 的灌电流, 也未超载。



图题解 3.5.3

(2) 从上面分析计算可知, 74LS04 所驱动的两类负载无论是灌电流还是拉电流均未超载, 仍有一定的负载裕量。

在拉电流负载情况下电流裕量为 $0.4 \text{ mA} - 0.12 \text{ mA} = 0.28 \text{ mA}$, 可增加 74LS04 负载数为 $0.28 \text{ mA} / 0.02 \text{ mA} = 14$ 。

在灌电流负载情况下电流裕量为 $8\text{mA} - 1.8\text{mA} = 6.2\text{mA}$, 可增加 74LS04 负载数为 $6.2\text{mA} / 0.4\text{mA} \approx 15$ 。

综合考虑, 除了两个 74ALS04 反相器和 4 个 74LS04 反相器负载外, 再增加负载 74LS04 数目不能超过 14 个。

3.5.4 图题 3.5.4 所示为集电极开路门驱动 4 个 TTL 逻辑门。已知 OC 门输出管截止时的漏电流 $I_{\text{OZ}} = 0.1\text{mA}$, 输出低电平 $V_{\text{OL(max)}} = 0.5\text{V}$ 时的输出电流 $I_{\text{OL(max)}} = 8\text{mA}$, 负载门的电流参数为: $I_{\text{IL}} = 0.5\text{mA}$, $I_{\text{IH}} = 0.02\text{mA}$ 。要求输出高电平 $V_{\text{OH}} \geq 3\text{V}$, 试计算上拉电阻 R_p 的值。

解: 灌电流情况时, 求出 R_p 的最小值, 其中 $I_{\text{IL(total)}} = I_{\text{IL}} \times n$, 这里 n 为门的个数:

$$R_{p(\text{min})} = \frac{V_{\text{DD}} - V_{\text{OL(max)}}}{I_{\text{OL(max)}} - I_{\text{IL(total)}}} = \frac{(5 - 0.5)\text{V}}{(8 - 0.5 \times 4)\text{mA}} = 0.75\text{ k}\Omega$$

拉电流情况时, 求出 R_p 的最大值, 其中 $I_{\text{IH(total)}} = I_{\text{IH}} \times n$, 这里 n 为与非门的输入端数:

$$R_{p(\text{max})} = \frac{V_{\text{DD}} - V_{\text{OH(min)}}}{I_{\text{OZ(total)}} + I_{\text{IH(total)}}} = \frac{(5 - 3)\text{V}}{(0.1 + 0.02 \times 8)\text{mA}} \approx 7.7\text{ k}\Omega$$

上拉电阻 R_p 的取值应在 $0.75\text{k}\Omega$ 和 $7.7\text{k}\Omega$ 范围内。

3.5.5 将题 3.5.4 中的负载门全部改成 2 输入或非门, 其他参数不变, 重新计算上拉电阻 R_p 的值。


解: 灌电流情况时, 求出 R_p 的最小值, 其中 $I_{\text{IL(total)}} = I_{\text{IL}} \times n$, 这里 n 为或非门的输入端数:

$$R_{p(\text{min})} = \frac{V_{\text{DD}} - V_{\text{OL(max)}}}{I_{\text{OL(max)}} - I_{\text{IL(total)}}} = \frac{(5 - 0.5)\text{V}}{(8 - 0.5 \times 8)\text{mA}} \approx 1.1\text{ k}\Omega$$

拉电流情况时, 求出 R_p 的最大值, 其中 $I_{\text{IH(total)}} = I_{\text{IH}} \times n$, 这里 n 为或非门的输入端数:

$$R_{p(\text{max})} = \frac{V_{\text{DD}} - V_{\text{OH(min)}}}{I_{\text{OZ(total)}} + I_{\text{IH(total)}}} = \frac{(5 - 3)\text{V}}{(0.1 + 0.02 \times 8)\text{mA}} \approx 7.7\text{ k}\Omega$$

上拉电阻 R_p 的取值应在 $1.1\text{k}\Omega$ 和 $7.7\text{k}\Omega$ 范围内。



图题 3.5.4

* 3.6 ECL 逻辑门电路

3.6.1 某 ECL 门电路在 25°C 时的参数为: $V_{\text{IL(max)}} = -1.475\text{V}$, $V_{\text{IH(min)}} = -1.105\text{V}$, $V_{\text{OL(max)}} = -1.630\text{V}$, $V_{\text{OH(min)}} = -0.980\text{V}$ 。试计算其噪声容限。

解: 根据主教材中计算噪声容限的公式(3.3.3)和(3.3.4)得出其高电平和低电平噪声容限分别为:

$$V_{\text{NH}} = V_{\text{OH(min)}} - V_{\text{IH(min)}} = -0.980\text{V} - (-1.105\text{V}) = 0.125\text{ V}$$

$$V_{\text{NL}} = V_{\text{IL(max)}} - V_{\text{OL(max)}} = -1.475\text{V} - (-1.630\text{V}) = 0.155\text{ V}$$

可见, ECL 门电路的噪声容限非常低。

3.7 逻辑描述中的几个问题


3.7.1 试对图题 3.7.1 所示电路的逻辑门进行变换, 使其可以用单一的或非门实现。

解:将图题 3.7.1 所示电路第二级的与门用其等效符号代替,得到图题解 3.7.1(a)所示电路。然后将第二级输入端的小圆圈移至第一级的输出端,得到图题解 3.7.1(b)所示电路,该电路可以用或非门 74HCT02 实现。


另外,也可以将电路的逻辑表达式进行变换得

$$L = (A+B)(C+D) = \overline{\overline{(A+B)} \overline{(C+D)}} = \overline{\overline{A+B+C+D}}$$


直接用或非门实现上述表达式,得到如图题解 3.7.1(b)所示的逻辑电路。



图题 3.7.1




图题解 3.7.1




3.7.2 电路如图题 3.7.2 所示,试用与非门实现。


解:将图题 3.7.2 所示电路第二级的或门用其等效符号代替,得到图题解 3.7.2(a)所示电路。然后将第二级输入端的小圆圈移至第一级的输出端,得到图题解 3.7.2(b)所示电路,该电路可以用一片包含四个 2 输入与非门的 74HCT00 和一片包含三个 3 输入与非门的 74HCT10 实现。



图题 3.7.2



图题解 3.7.2



3.8 逻辑门电路使用中的几个实际问题

3.8.1 当供电电源不同的两种门电路相互连接时,要考虑哪些电压和电流参数? 这些参数应满足怎样的关系?

解:当供电电源不同的两种门电路相互连接时,首先要考虑门电路的输入或输出电平是否超过数据手册规定的极值,即:

$$V_{I(\min)} \leq V_I \leq V_{I(\max)}$$

$$V_{O(\min)} \leq V_O \leq V_{O(\max)}$$

如果不满足上述两个条件,有可能损坏芯片。

然后需要考虑驱动门输出的电压和电流值 $V_{OH(\min)}$ 、 $V_{OL(\max)}$ 、 $I_{OH(\max)}$ 、 $I_{OL(\max)}$, 负载门输入端的电压和电流值 $V_{IH(\min)}$ 、 $V_{IL(\max)}$ 、 I_{IH} 、 I_{IL} 。

驱动门和负载门是否匹配需要考虑两个因素。一个是逻辑门电路的扇出问题,即驱动门必

须能对负载门提供足够的灌电流或者拉电流。

灌电流情况下应满足: $I_{OL(max)} \geq |I_{IL(total)}|$

拉电流情况下应满足: $|I_{OH(max)}| \geq I_{IH(total)}$

另一个是逻辑电平兼容性问题,驱动门的输出电压必须满足负载门所要求的高电平或者低电平输入电压的范围。即:

$$V_{OH(min)} \geq V_{IH(min)}$$

$$V_{OL(max)} \leq V_{IL(max)}$$

如果上述条件均满足,则两种门电路可以直接相互连接;如果不满足,则需要通过上拉电阻或电平移动器等接口电路进行连接。

3.8.2 若只考虑逻辑电平的兼容性,根据主教材中表 3.3.4 所示的参数值,当用 5V 供电的 74AHC00 驱动 3V 供电的 74LVC00 时,是否需要接口? 计算其扇出数。当用 74LVC00 驱动 74AHC00 时,是否需要接口?

解: 当用 74AHC00 驱动 74LVC00 时,根据表 3.3.4 所示参数(不考虑符号): $V_{OH(min)} = 4.9V$, $V_{OL(max)} = 0.1V$, $I_{OH(max)} = 50\mu A$, $I_{OL(max)} = 50\mu A$, $V_{IH(min)} = 2V$, $V_{IL(max)} = 0.8V$, $I_{IH(max)} = 5\mu A$, $I_{IL(max)} = 5\mu A$ 。

满足逻辑电平和电流匹配关系:

$$V_{OH(min)} \geq V_{IH(min)}$$

$$V_{OL(max)} \leq V_{IL(max)}$$

$$I_{OL(max)} \geq I_{IL(total)}$$

$$I_{OH(max)} \geq I_{IH(total)}$$

拉电流工作时,

$$N_{OH} = \frac{I_{OH}}{I_{IH}} = \frac{50}{5} = 10$$

灌电流工作时,

$$N_{OL} = \frac{I_{OL}}{I_{IL}} = \frac{50}{5} = 10$$

因此,扇出数为 10。

当用 74LVC00 驱动 74AHC00 时,根据表 3.3.4 所示参数(不考虑符号): $V_{OH(min)} = 2.8V$, $V_{OL(max)} = 0.2V$, $I_{OH(max)} = 0.1mA$, $I_{OL(max)} = 0.1mA$, $V_{IH(min)} = 3.5V$, $V_{IL(max)} = 1.5V$, $I_{IH(max)} = 1\mu A$, $I_{IL(max)} = 1\mu A$ 。

不满足逻辑电平的关系:

$$V_{OH(min)} \geq V_{IH(min)}$$

因此,需要接口,最简单的方法是接一个上拉电阻 R_p 。只考虑驱动一个与非门的一个输入端, $I_{OZ} = I_{OH} = 0.1mA$ 时,其值为

$$R_p = \frac{V_{DD} - V_{OH(min)}}{I_{OZ} + I_{IH(total)}} = \frac{(5 - 2.8)V}{(0.1 + 0.001)mA} \approx 21.8k\Omega$$

3.8.3 根据图 3.8.1 所示的逻辑电平值,计算 3.3V CMOS 系列驱动 5V TTL 系列的高、低电平噪声容限(假设 3.3V CMOS 系列能承受 5V 电压)。

解:根据图 3.8.1 所示逻辑电平值可知, $V_{OH(\min)} = 2.4V$, $V_{OL(\max)} = 0.4V$, $V_{IH(\min)} = 2V$, $V_{IL(\max)} = 0.8V$, 计算高电平和低电平噪声容限分别为:

$$V_{NH} = V_{OH(\min)} - V_{IH(\min)} = 2.4V - 2V = 0.4V$$

$$V_{NL} = V_{IL(\max)} - V_{OL(\max)} = 0.8V - 0.4V = 0.4V$$

3.8.4 根据主教材中图 3.8.1 所示的逻辑电平值, 分别计算 3.3V CMOS 系列驱动 2.5V CMOS 系列或 2.5V CMOS 系列驱动 3.3V CMOS 系列的高、低电平噪声容限(假设 2.5V CMOS 系列输入输出均能承受 3.3V 电压)。

解:根据图 3.8.1 所示逻辑电平值可知, 当 3.3V CMOS 系列驱动 2.5V CMOS 系列时, $V_{OH(\min)} = 2.4V$, $V_{OL(\max)} = 0.4V$, $V_{IH(\min)} = 1.7V$, $V_{IL(\max)} = 0.7V$, 计算高电平和低电平噪声容限分别为:

$$V_{NH} = V_{OH(\min)} - V_{IH(\min)} = 2.4V - 1.7V = 0.7V$$

$$V_{NL} = V_{IL(\max)} - V_{OL(\max)} = 0.7V - 0.4V = 0.3V$$

当 2.5V CMOS 系列驱动 3.3V CMOS 系列时, $V_{OH(\min)} = 2.0V$, $V_{OL(\max)} = 0.4V$, $V_{IH(\min)} = 2V$, $V_{IL(\max)} = 0.8V$, 计算高电平和低电平噪声容限分别为:

$$V_{NH} = V_{OH(\min)} - V_{IH(\min)} = 2V - 2V = 0V$$

$$V_{NL} = V_{IL(\max)} - V_{OL(\max)} = 0.8V - 0.4V = 0.4V$$

3.8.5 根据图 3.8.1 所示的逻辑电平值, 分别计算 3.3V 或 2.5V CMOS 系列驱动 1.8V CMOS 系列的高、低电平噪声容限(假设 1.8V CMOS 系列输入可承受 3.3V 电压)。

解:根据图 3.8.1 所示逻辑电平值可知, 当 3.3V CMOS 系列驱动 1.8V CMOS 系列时, $V_{OH(\min)} = 2.4V$, $V_{OL(\max)} = 0.4V$, $V_{IH(\min)} = 1.17V$, $V_{IL(\max)} = 0.63V$, 计算高电平和低电平噪声容限分别为:

$$V_{NH} = V_{OH(\min)} - V_{IH(\min)} = 2.4V - 1.17V = 1.23V$$

$$V_{NL} = V_{IL(\max)} - V_{OL(\max)} = 0.63V - 0.4V = 0.23V$$

当 2.5V CMOS 系列驱动 1.8V CMOS 系列时, $V_{OH(\min)} = 2V$, $V_{OL(\max)} = 0.4V$, $V_{IH(\min)} = 1.17V$, $V_{IL(\max)} = 0.63V$, 计算高电平和低电平噪声容限分别为:

$$V_{NH} = V_{OH(\min)} - V_{IH(\min)} = 2V - 1.17V = 0.83V$$

$$V_{NL} = V_{IL(\max)} - V_{OL(\max)} = 0.63V - 0.4V = 0.23V$$

3.8.6 复习一下 CMOS 门的输出电路。若 CMOS 的输出级超载时, 电路会出现什么现象? 用什么仪器进行判断?

解:CMOS 门输出超载可能有两种情况, 以主教材中图 3.8.1 所示 74HC 系列逻辑电平值为例: (1) 灌电流超载, 此时 V_{OL} 将超过 0.5V; (2) 拉电流超载, V_{OH} 将低于 4.4V。用数字电压表测量 V_{OL} 和 V_{OH} , 即可判断是否超载。

3.8.7 根据主教材中表 3.3.4 和表 3.5.1 所示参数, 判断用 74LS 系列 TTL 电路去驱动 74HC 系列 CMOS 电路时, 试简述其设计思路, 是否需要接口电路? 计算其扇出数, 并对接口电路就开关速度和功耗两方面做出评价(设用一个 74LS 逻辑门作为驱动器, 并且它输出高电平时的漏电流为 0.2mA)。

解:当用 74LS 系列 TTL 电路去驱动 CMOS 电路时, 因为 74LS 系列电路的 $V_{OH(\min)} = 2.7V$, 而 74HC 系列的 $V_{IH(\min)} = 3.5V$, 两种电路的电压不兼容, 需另加接口电路如图题解 3.8.7 所示。

由于 74HC 的 $I_{IL(max)} = I_{IH(max)} = 1\mu A$ (不考虑符号), 而 74LS 的 $I_{OL(max)} = I_{OH(max)} = 0.4mA$, 理论上扇出数为 400。但 CMOS 门电路的输入电容较大, 负载门过多会影响电路的开关速度。取扇出数 $N_o = 20$ 。 R_p 的值可按式 (3.3.1) 和式 (3.3.2) 来计算。

(1) 计算 $R_{p(min)}$ 的值时, 根据主教材中表 3.3.4 和表 3.5.1 可知, $V_{OL(max)} = 0.5V$, $I_{OL(max)} = 8mA$, $I_{IL(max)} = 0.001mA$, 得

$$R_{p(min)} = \frac{V_{CC} - V_{OL(max)}}{I_{OL(max)} - I_{IL(total)}} = \frac{(5 - 0.5)V}{8mA - 0.001mA \times 20} \approx 0.56k\Omega$$

(2) 计算 $R_{p(max)}$ 的值时, 可查得, $V_{OH(min)} = 2.7V$, $I_{OZ} = 0.2mA$, $V_{IH(min)} = 3.5V$, $I_{IH(max)} = 0.001mA$, 为保证负载门输入高电平值, 取 $V_{OH(min)} = 3.5V$ 得

$$R_{p(max)} = \frac{V_{CC} - V_{OH(min)}}{I_{OZ(total)} + I_{IH(total)}} = \frac{(5 - 3.5)V}{0.2mA + 0.001mA \times 20} \approx 6.8k\Omega$$

综上所述, R_p 的取值范围为 $0.56k\Omega \sim 6.8k\Omega$ 。为了兼顾开关速度和功耗, 可取 $R_p = 1 \sim 3k\Omega$ 。

3.8.8 当用 74ALS 系列 TTL 去驱动 74HC 系列 CMOS 时。重复题 3.8.7。

解: 74ALS 系列 TTL 驱动 74HC 系列 CMOS 时, 74ALS 系列的 $V_{OH(min)} = 2.7V$, 而 74HC 系列的 $V_{IH(min)} = 3.5V$, 电压不兼容, 故需外加接口电路, 其设计思路与习题 3.8.7 相同。取扇出数 $N_o = 20$ 。 R_p 的值可按主教材中式 (3.3.1) 和式 (3.3.2) 来计算。

(1) 计算 $R_{p(min)}$ 的值时, 根据主教材中表 3.3.4 和表 3.5.1 可知, $V_{OL(max)} = 0.5V$, $I_{OL(max)} = 8mA$, $I_{IL(max)} = 0.001mA$, 得

$$R_{p(min)} = \frac{V_{CC} - V_{OL(max)}}{I_{OL(max)} - I_{IL(total)}} = \frac{(5 - 0.5)V}{8mA - 0.001mA \times 20} \approx 0.56k\Omega$$

(2) 计算 $R_{p(max)}$ 的值时, 可查得, $V_{OH(min)} = 2.7V$, $I_{OZ} = 0.2mA$, $V_{IH(min)} = 3.5V$, $I_{IH(max)} = 0.001mA$, 为保证负载门输入高电平值, 取 $V_{OH(min)} = 3.5V$ 得


$$R_{p(max)} = \frac{V_{CC} - V_{OH(min)}}{I_{OZ(total)} + I_{IH(total)}} = \frac{(5 - 3.5)V}{0.2mA + 0.001mA \times 20} \approx 6.8k\Omega$$

综上所述, R_p 的取值范围为 $0.56k\Omega \sim 6.8k\Omega$ 。为了兼顾开关速度和功耗, 可取 $R_p = 1 \sim 3k\Omega$ 。


3.8.9 图题 3.8.9 所示为集电极开路门 74LS03 驱动 5 个 CMOS 逻辑门。已知 OC 门输出管截止时的漏电流 $I_{OZ} = 0.2mA$; 负载门的参数为: $V_{IH(min)} = 4V$, $V_{IL(max)} = 1V$, $I_{IL} = I_{IH} = 1\mu A$ 。试计算上拉电阻的值。

解: 根据表 3.5.1 查得 74LS03 的参数为: $V_{OH(min)} = 2.7V$, $V_{OL(max)} = 0.5V$, $I_{OL(max)} = 8mA$ 。根据式 (3.3.1) 和式 (3.3.2) 可以计算出:

灌电流时, 74LS03 输出为低电平, $I_{IL(total)} = 5I_{IL} = 5 \times 0.001mA = 0.005mA$



图题解 3.8.7



图题 3.8.9

$$R_{p(\min)} = \frac{V_{DD} - V_{OL(\max)}}{I_{OL(\max)} - I_{IL(\text{total})}} = \frac{(5 - 0.5) \text{ V}}{(8 - 0.005) \text{ mA}} \approx 0.56 \text{ k}\Omega$$

拉电流时, 74LS03 输出为高电平, $I_{IH(\text{total})} = 5I_{IH} = 5 \times 0.001 \text{ mA} = 0.005 \text{ mA}$, 由于 $V_{OH(\min)} < V_{IH(\min)}$, 为了保证负载门的输入高电平, 取 $V_{OH(\min)} = 4 \text{ V}$

$$R_{p(\max)} = \frac{V_{DD} - V_{OH(\min)}}{I_{OZ(\text{total})} + I_{IH(\text{total})}} = \frac{(5 - 4) \text{ V}}{(0.2 + 0.005) \text{ mA}} \approx 4.9 \text{ k}\Omega$$

综上所述, R_p 的取值范围为 $0.56 \text{ k}\Omega \sim 4.9 \text{ k}\Omega$ 。

3.8.10 根据主教材中表 3.3.4 和表 3.5.1 所示参数, 用 74HC 系列 CMOS 去驱动 74LS 系列 TTL 门电路时, 试简述其设计思路, 指出是否需要加接口电路? 并就开关速度和功耗两方面对接口电路进行评价。

解: (1) 根据表 3.5.1 查得: 74LS 系列的 $V_{IH(\min)} = 2 \text{ V}$, $V_{IL(\max)} = 0.8 \text{ V}$, 根据表 3.3.4 查得: HC 系列 CMOS 的 $V_{OH(\min)} = 4.4 \text{ V}$, $V_{OL(\max)} = 0.33 \text{ V}$, 故不需另加接口电路。

(2) 扇出数 灌电流负载时的扇出数 $N_{OL} = \frac{I_{OL(\max)}}{I_{IL(\max)}} = \frac{4 \text{ mA}}{0.4 \text{ mA}} = 10$

拉电流负载时的扇出数 $N_{OH} = \frac{I_{OH(\max)}}{I_{IH(\max)}} = \frac{4 \text{ mA}}{0.02 \text{ mA}} = 200$

综合考虑上述两种情况, 因 $N_{OH} \gg 10$, 故取 $N_o = 10$ 。

(3) 由于不需另加接口电路, 其开关速度和功耗取决于二者原有的技术性能。

3.8.11 当用 74HC 系列 CMOS 驱动 ALS 系列 TTL 时, 重复题 3.8.10。

解: 与 3.8.10 类似分析, 两者电压兼容, 不需外加接口电路。

灌电流负载时的扇出数 $N_{OL} = \frac{I_{OL(\max)}}{I_{IL(\max)}} = \frac{4 \text{ mA}}{0.1 \text{ mA}} = 40$

拉电流负载时的扇出数 $N_{OH} = \frac{I_{OH(\max)}}{I_{IH(\max)}} = \frac{4 \text{ mA}}{0.02 \text{ mA}} = 200$

综合考虑上述两种情况, 因 $N_{OH} \gg 40$, 故取 $N_o = 40$ 。

由于不需另加接口电路, 其开关速度和功耗取决于二者原有的技术性能。

3.8.12 设计一发光二极管(LED)驱动电路, 设 LED 的参数为 $V_F = 2.5 \text{ V}$, $I_D = 4.5 \text{ mA}$; 若 $V_{CC} = 5 \text{ V}$, 当 LED 发光时, 电路的输出为低电平, 选用集成门电路的型号, 并画出电路图。


解: 设驱动电路如图题解 3.8.12 所示, 选用 74AHC04 作为驱动器件。参考表 3.3.4 参数可知, $I_{OL(\max)} = 8 \text{ mA}$, $V_{OL(\max)} = 0.44 \text{ V}$ 。电路中的

限流电阻 $R = \frac{V_{CC} - V_F - V_{OL(\max)}}{I_D} = \frac{(5 - 2.5 - 0.44) \text{ V}}{4.5 \text{ mA}} \approx 458 \Omega$ 。

3.8.13 由 CMOS 门构成的电路如图题 3.8.13 所示, 试对多余输入端进行处理, 并写出 L 的逻辑表达式。

解: CMOS 门电路的多余输入端绝对不能悬空。多余输入端的处理方式如图题解 3.8.13 所示, 也可以将多余输入端与相邻的输入端并联在一起。电路输出端逻辑函数表达式分别为

(a) $L = (\overline{A+B+1})C + \overline{C}D0 + 0$



图题解 3.8.12

$$= \overline{\overline{ABC} + \overline{CD}}$$

$$= AB + \overline{C} + \overline{CD}$$


$$= AB + \overline{C}$$

$$(b) L = \overline{A+B+C+1+CD \cdot 1+0}$$


$$= (A+B+C)CD$$

$$= (A+B)CD + CD$$

$$= CD$$




(a)




(b)

图题 3.8.13



(a)



(b)

图题解 3.8.13

3.8.14 由 TTL 门构成的电路如图题 3.8.13 时,重复题 3.8.13。


解:由 TTL 门构成的图 3.8.13 所示电路的多余输入端的处理方式与 CMOS 门构成的电路相同,逻辑函数表达式也相同。与 CMOS 门不同的是,TTL 门接高电平的多余输入端可以悬空。

3.8.15 可配置多功能门电路 74LVC1G57 的内部结构如图题 3.8.15 所示(输入端的 3 个非门具有施密特特性,施密特电路在第 9 章介绍,这里可将其视为普通非门进行逻辑功能分析)。根据需要将 I_1 、 I_2 、 I_3 接输入变量、地或 $+V_{CC}$ 就可以实现不同逻辑功能,试确定输入端的连接方式以便分别实现:
(1) $L=AB$; (2) $L=\overline{A+B}$; (3) $L=AB+\overline{A}\overline{B}$ 。

解:由图题 3.8.15 所示的电路可知,输出端的表达式为

$$L = \overline{I_1} \overline{I_2} + I_2 I_3$$

(1) 当 $I_1 = +V_{CC}$, $I_2 = A$, $I_3 = B$ 时, $L = AB$ 。



图题 3.8.15

(2) 当 $I_1 = A, I_2 = 0, I_3 = B$ 时, $L = \overline{A+B}$ 。

(3) 当 $I_1 = A, I_2 = A, I_3 = B$ 时, $L = AB + \overline{A}\overline{B}$ 。

3.9 用 Verilog HDL 描述 CMOS 门电路

3.9.1 试用 Verilog 提供的基本开关元件对图 3.2.18 所示的或非门电路进行描述。

解:或非门电路的 Verilog HDL 程序如下:

//CMOS 2-input NOR Fig 3.2.18

```
module SNOR2 (L,A,B);
    input A,B;
    output L;
    supply1 Vdd;
    supply0 GND;
    wire W1; //将两个 PMOS 管之间的连接点定义为 W1
    pmos TP1(W1,Vdd,B); //(漏极,源极,控制栅极)
    pmos TP2(L,W1,A); //两个 PMOS 管串行连接
    nmos TN1(L,GND,B); //两个 NMOS 管并行连接
    nmos TN2(L,GND,A); //NMOS 管的源极与地相连
```

endmodule




图 3.2.18 CMOS 或非门

3.9.2 试用 Verilog 提供的基本开关元件对图 3.2.19 所示的异或门电路进行描述。

解:异或门电路 Verilog HDL 程序如下:

```
module SXOR2 (L,A,B);
    input A,B;
    output L;
    supply1 Vdd;
    supply0 GND;
    wire X, W1,W2,W3;
    pmos TP1(W1,Vdd,B);
    pmos TP2(X,W1,A);
    nmos TN1(X,GND,B);
    nmos TN2(X,GND,A);
    pmos TP3(W2,Vdd,B);
    pmos TP4(W2,Vdd,A);
    pmos TP5(L,W2,X);
    nmos TN5(L,GND,X);
    nmos TN3(W3,GND,B);
    nmos TN4(L,W3,A);
```

endmodule




图 3.2.19 异或门电路