

三、习题全解

5.2 SR 锁存器

5.2.1 分析图题 5.2.1 所示电路的功能,列出功能表。

解:由图题 5.2.1 所示逻辑电路,可以得到 Q 端和 $\bar{Q}$ 端的逻辑表达式

$$Q = \overline{S \cdot \bar{Q}}$$
$$\bar{Q} = \overline{R \cdot Q}$$

下面根据 S 、 R 的 4 种输入状态组合来分析电路的功能。

① $S=R=0$

根据逻辑表达式可以得到 $Q = \overline{S \cdot \bar{Q}} = Q$, $\bar{Q} = \overline{R \cdot Q} = \bar{Q}$ 。显然,电路状态保持不变。

② $S=0, R=1$

虽然 $S=0$ 不会影响 G_1 的输出状态,而 $R=1$ 可得: $\bar{Q} = \overline{R \cdot Q} = 1$ 。该信号反馈到 G_1 输入端,于是得: $Q = \overline{S \cdot \bar{Q}} = 0$ 。无论锁存器原来状态为 0 还是 1,都被强制置 0。

③ $S=1, R=0$

电路是对称的, $S=1$ 将首先使 $Q = \overline{S \cdot \bar{Q}} = 1$, 继而使 $\bar{Q} = \overline{R \cdot Q} = 0$, 锁存器被强制置 1。


④ $S=R=1$

无论 Q 和 $\bar{Q}$ 原来是什么状态, $S=R=1$ 将强制 $Q = \overline{S \cdot \bar{Q}} = 1$, $\bar{Q} = \overline{R \cdot Q} = 1$, 锁存器处于非定义状态。

由上述分析可得图题 5.2.1 所示逻辑电路的功能表,如表题解 5.2.1 所示。表中的 4 行内容分别对应于前述①~④的输入和输出状态。


表题解 5.2.1 图题 5.2.1 所示电路的功能表

S	R	Q	$\bar{Q}$	功能
0	0	不变	不变	保持
0	1	0	1	置 0
1	0	1	0	置 1
1	1	1	1	非定义状态




图题 5.2.1

5.2.2 用 CMOS 电路 74HCT02 或非门构成消除机械开关抖动影响的电路如图题 5.2.2 所示, 画出在开关 S 由位置 A 到 B 时 Q 和 $\bar{Q}$ 端的波形。如改用 TTL 电路 74LS02 实现, R_1 、 R_2 取值的大致范围为多少? 整个电路的功耗会发生什么变化?



图题 5.2.2

解: 如图题 5.2.2 所示, 开关接通 A 点时, $Q=0$, $\bar{Q}=1$ 。当开关触点拨离 A 点瞬间, 由于 $\bar{Q}=1$ 的作用, 其抖动不会影响 $Q=0$ 的状态。在开关悬空期间, 锁存器保持状态不变。开关触点第一次接通 B 点, 就使 $\bar{Q}$ 翻转为 0, Q 翻转为 1。此时开关触点已离开 A 点, 在 $Q=1$ 的作用下, 即使触点的抖动会使 B 点电平发生跳动, 也不会改变 $\bar{Q}=0$ 的状态。该过程中 Q 和 $\bar{Q}$ 的波形如图题解 5.2.2(a) 所示。



图题解 5.2.2

如果改用 TTL 电路 74LS02 实现, 由于其输入电路如图题解 5.2.2(b) 中点画线框内所示, 所以当开关未接通 A 点时, 电源 $+V_{CC}$ 将通过集成电路内部的电阻 r_1 和肖特基二极管 D_1 向电路外接电阻 R_1 注入电流 I_1 。如果 R_1 阻值过大, I_1 在该电阻上产生的压降有可能超过 TTL 电路所允许的低电平输入电压最大值 V_{ILmax} , 从而电路可能发生逻辑混乱。

可以列出下列不等式

$$\frac{V_{CC} - V_{FSBD} - V_{ILmax}}{r_1} R_1 \leq V_{ILmax}$$

74LS 系列电路规定 $V_{CC} = +5V$, $V_{ILmax} = 0.8V$ 。74LS02 中, r_1 的典型值为 $20k\Omega$, 肖特基二极管正向导通时的典型压降 $V_{FSBD} = 0.4V$ 。将上述参数代入不等式, 可得 $R_1 \leq 4.2k\Omega$ 。

为了降低电路功耗, R_1 取值也不宜过小, 一般应大于 500Ω 。所以 R_1 的取值范围应为

$$500\Omega \leq R_1 \leq 4.2k\Omega$$

R_2 的取值范围与 R_1 相同。

TTL 电路的静态功耗远大于 CMOS 电路, 同时考虑到 R_1 和 R_2 的功耗, 用 74LS02 构成图题 5.2.2 所示的电路, 功耗将显著增大。

5.2.3 SR 锁存器如图 5.2.1(a) 所示, 其初始状态为 $Q=0$ 、 $\bar{Q}=1$, 图中两个或非门的传输延

迟时间均为 10ns。 SR 锁存器的输入波形如图题 5.2.3 所示,虚线表示的时间间隔为 10ns,画出考虑或非门传输延迟时间的输出波形。假定输入和输出信号的上升和下降时间均为 0。






图 5.2.1(a)



图题 5.2.3

解:考虑或非门的传输延迟时间均为 10ns,且假定输入和输出信号的上升和下降时间均为 0,根据图 5.2.1(a),当 S 由 0 跳变为 1 时, $\bar{Q}$ 端需经 G_2 门延迟 10ns 才从 1 跳变为 0, $\bar{Q}=0$ 作用到 G_1 输入端,再经 G_1 门延迟 10ns, Q 端才由 0 跳变为 1。同样,当 R 由 0 跳变为 1 时,延迟 10ns Q 端才从 1 跳变为 0,再延迟 10ns, $\bar{Q}$ 端才由 0 跳变为 1。虽然此时发生了 $S=R=1$,仍需延迟 10ns 才进入 $Q=\bar{Q}=0$ 的非定义状态。 $S=1$ 撤除,恢复 $S=0$ 、 $R=1$ 的输入状态,也需要延迟 10ns $\bar{Q}$ 端才由 0 跳变为 1,这时锁存器才恢复到定义的 0 状态。于是,得到如图题解 5.2.3 所示的输出波形图。



图题解 5.2.3


5.2.4 由与或非门组成的 SR 锁存器如图题 5.2.4 所示,试分析其工作原理并列出功能表。

解:图题 5.2.4 所示锁存器,当 $E=0$ 时,无论输入端 S 、 R 逻辑值如何变化,其输出都维持原来状态不变;当 $E=1$ 时,其输出跟随 S 、 R 逻辑值的变化而变化。它的功能表如表题解 5.2.4 所示。


表题解 5.2.4 图题 5.2.4 所示电路的功能表

E	S	R	Q	$\bar{Q}$	功能
0	$\times$	$\times$	不变	不变	保持
1	0	0	不变	不变	保持
1	0	1	0	1	置 0
1	1	0	1	0	置 1
1	1	1	0	0	非定义状态

5.2.5 图题 5.2.4 所示锁存器的 E 、 R 、 S 端的输入信号波形如图题 5.2.5 所示,试画出 Q 和 $\bar{Q}$ 端的波形。设初始状态 $Q=0$ 。




图题 5.2.4




图题 5.2.5

解:从初始状态 $Q=0$ 开始,按照图题 5.2.5 所示波形,根据表题解 5.2.4,推导出输出端 Q 和 $\bar{Q}$ 的波形,如图题解 5.2.5 所示。



图题解 5.2.5

5.2.6 若图 5.2.8(a) 所示电路的初始状态为 $Q=1$, E 、 S 、 R 端的输入信号如图题 5.2.6 所示,试画出相应 Q 和 $\bar{Q}$ 端的波形。



图题 5.2.6





图 5.2.8(a)

解:设初始状态 $Q=1$,按照图题 5.2.6 所示波形,推导出图 5.2.8(a)所示电路输出端 Q 和 $\bar{Q}$ 的波形如图题解 5.2.6 所示。




图题解 5.2.6

5.3 D 锁存器

5.3.1 列出图题 5.3.1 所示电路的功能表,并与表 5.3.1 比较,证明该电路的逻辑功能与图 5.3.1(a)和图 5.3.3 所示的锁存器相同。与图 5.3.3 所示电路比较,图题 5.3.1 所示电路有何优点?

解:图题 5.3.1 所示电路有两个输入端:使能端 E 和数据输入端 D 。当 $E=0$ 时, D 信号被输入端的与非门所阻断,其变化不影响输出端 Q 和 $\bar{Q}$ 的状态,电路功能为保持。当 $E=1$ 时,输入端的两个与非门打开,它们的输出反映 D 信号的变化,且二者输出始终互



图题 5.3.1

补。显然,这时 Q 端跟随输入信号 D 的变化: $D=0$,则 $Q=0, \bar{Q}=1$,电路置 0; $D=1$,则 $Q=1, \bar{Q}=0$,电路置 1。于是,可以列出图题 5.3.1 所示电路的功能表如表题解 5.3.1 所示。该表与表 5.3.1 所示 D 锁存器的功能表完全一致,所以图题 5.3.1 所示电路的逻辑功能与图 5.3.1(a)和图 5.3.3 所示的两个 D 锁存器完全相同。

表题解 5.3.1 图题 5.3.1 所示电路的功能表


E	D	Q	$\bar{Q}$	功能
0	$\times$	不变	不变	保持
1	0	0	1	置 0
1	1	1	0	置 1

与图 5.3.3 所示 D 锁存器电路比较,图题 5.3.1 所示电路具有如下优点:

- ① 电路总体节省一个非门,在一定程度上可提高电路的集成度;
- ② D 输入端只连接一个门,从而减轻了外部驱动该端的电路负载;
- ③ 单纯用与非门实现电路,在某些类型的集成电路(如某些系列的 CMOS 电路)中,与非门的传输延迟时间略低于与门和或非门。

鉴于上述原因,一些集成电路中的 D 锁存器选用图题 5.3.1 所示的逻辑结构。

5.3.2 一种简单的 D 锁存器晶体管级电路如图题 5.3.2 所示,试列出该电路的功能表。这种电路广泛用于 CMOS 静态随机存储器(SRAM)中作为基本存储单元。



图题 5.3.2


解:图题 5.3.2 所示电路中,由 T_1 、 T_2 和 T_4 、 T_5 分别构成两个 CMOS 非门,二者交叉耦合组成双稳态电路; T_3 、 T_6 是两个 NMOS 开关管。整个电路有两个输入端:使能端 E 和数据输入端 D 。当 $E=0$ 时,管 T_3 、 T_6 关断,双稳态电路输出 Q 和 $\bar{Q}$ 保持原来状态不变。当 $E=1$ 时, T_3 、 T_6 导通,迫使 $Q=D$ 、 $\bar{Q}=\bar{D}$,即 Q 端跟随输入信号 D 的变化: $D=0$,则 $Q=0$ 、 $\bar{Q}=1$,电路置 0; $D=1$,则 $Q=1$ 、 $\bar{Q}=0$,电路置 1。于是,可以列出图题 5.3.2 所示电路的功能表如表题解 5.3.2 所示。

表题解 5.3.2 图题 5.3.2 所示电路的功能表

E	D	Q	$\bar{Q}$	功能
0	$\times$	不变	不变	保持
1	0	0	1	置 0
1	1	1	0	置 1

5.3.3 试用 1 片八 D 锁存器 74HC373 设计一个能锁存两组 BCD 码信号的锁存电路。假定三态输出使能端 $\overline{OE}=0$,锁存器原输出为 $Q_7Q_6Q_5Q_4=1001(9_D)$ 和 $Q_3Q_2Q_1Q_0=0100(4_D)$,输入为 $D_7D_6D_5D_4=1001(9_D)$ 和 $D_3D_2D_1D_0=0101(5_D)$,画出锁存器锁存新数据前、后使能端 LE 应输入的波形和相应 Q_0 的波形。74HC373 的内部逻辑图请参见图 5.3.5。


解:所设计的电路如图题解 5.3.3(a)所示,其锁存新数据前、后使能端 LE 应输入的波形和相应 Q_0 的波形如图题解 5.3.3(b)所示。



图题解 5.3.3

5.4 触发器的电路结构和工作原理

5.4.1 触发器的逻辑电路如图题 5.4.1 所示,确定其属于何种电路结构的触发器并分析工作原理。



图题 5.4.1

解:图题 5.4.1 所示电路是由两个传输门控 D 锁存器级联构成的 CMOS 主从 D 触发器。其中 G_1 、 G_2 构成主锁存器, G_3 、 G_4 构成从锁存器。 $\overline{S}_D$ 和 $\overline{R}_D$ 分别为直接置 1 端和直接置 0 端,当触发器处于以下触发工作状态时,应将 $\overline{S}_D$ 和 $\overline{R}_D$ 置为高电平。


(1) 当 $CP=0$ 时, $\overline{C}=1$, $C=0$, TG_1 和 TG_4 导通, TG_2 和 TG_3 断开。 D 端信号进入主锁存器, G_1

输出为 $\bar{D}$, 并随 D 变化。由于 TG_3 断开、 TG_4 导通, 主、从锁存器相互隔离, 从锁存器构成双稳态存储单元, 使触发器输出维持原来的状态不变。

(2) 当 CP 由 0 跳变到 1 瞬间, $\bar{C}=0, C=1$, TG_1 和 TG_4 断开, TG_2 和 TG_3 导通。这时 D 端与主锁存器之间的联系被切断, TG_2 的导通使主锁存器维持在 CP 上升沿到来前瞬间的状态。同时由于 TG_3 导通, G_1 输出信号送至 Q 端, 得到 $Q^{n+1}=D$, 并在 $CP=1$ 期间维持不变。

(3) 当 CP 由 1 跳变到 0 后, 则再次重复(1)的过程。

5.4.2 触发器的逻辑电路如图题 5.4.2 所示, 确定其应属于何种电路结构的触发器。



图题 5.4.2


解: 图题 5.4.2 所示电路是由两个逻辑门控 SR 锁存器级联构成的主从 SR 触发器。

5.4.3 触发器的逻辑电路如图题 5.4.3 所示, 确定其属于何种电路结构的触发器。

解: 图题 5.4.3 所示电路是维持阻塞结构的 $J\bar{K}$ 触发器。

5.4.4 根据对图 5.4.8 所示电路的分析, 列出其功能表。

解: 分析图 5.4.8 所示电路, 可得功能表如表题解 5.4.4 所示。



图题 5.4.3




图 5.4.8

表题解 5.4.4 图 5.4.8 所示电路的功能表

输入			输出		功能
$\overline{CP}$	J	K	Q^{n+1}	$\overline{Q}^{n+1}$	
↓	L	L	Q^n	$\overline{Q}^n$	保持
↓	L	H	L	H	置 0
↓	H	L	H	L	置 1
↓	H	H	$\overline{Q}^n$	Q^n	翻转

5.4.5 图 5.4.7 所示维持阻塞 D 触发器在 $D=1$ 时保持时间 t_H 为零,分析其原因。





图 5.4.7

解:图 5.4.7 所示的维持阻塞 D 触发器在 CP 脉冲上升沿到来之前, $CP=0$, 使 $\overline{S}=\overline{R}=1$ 。只要至少提前 t_{su} (建立时间) 将 D 置 1, 则来得及使 $Y_4=\overline{RD}=0$, $Y_1=\overline{SY_4}=1$ 。虽然 G_5 和 G_6 构成的输出 SR 锁存器的输出状态保持不变, 但已为下一步触发器置 1 做好了准备。

一旦 CP 脉冲上升沿到来, 仅经过 G_2 一个门的传输延迟时间, 便使 $\overline{S}=0$, 将输出 SR 锁存器置 1, 并同时通过置 1 维持线和置 0 阻塞线分别作用于 G_1 、 G_3 输入端。即使 D 信号由 1 到 0 的跳变与 CP 上升沿同时到达, 即 $D=1$ 的保持时间 $t_H=0$, 也要经过 G_4 门的传输延迟后才能使 $Y_4=1$, 然后才能对 G_1 和 G_3 两门发生作用。而这时 $\overline{S}$ 的低电平信号也几乎同时到达 G_1 和 G_3 输入端将两门封住, 从而禁止了 D 信号跳变对触发器输出发生影响。这种触发器一般在制造工艺上已保证了 G_2 的传输延迟时间小于 G_4 。

5.4.6 图 5.4.8 所示触发器电路的动态特性参数为: $t_{su}=5\text{ns}$, $t_{pHL}=10\text{ns}$, $t_{pLH}=15\text{ns}$ 。画出这种触发器的定时图。


解:图 5.4.8 所示电路是下降沿触发的 JK 触发器。 t_{SU} 为建立时间,它表示 J 、 K 信号的作用应提前于 $\overline{CP}$ 信号下降沿的时间最小值, t_{pHL} 是指 J 、 K 信号和 $\overline{CP}$ 信号共同作用后,输出从高电平到低电平的延迟时间, t_{pLH} 则是指输出从低电平到高电平的延迟时间。设触发器的初始状态为 1,与 $\overline{CP}$ 信号下降沿相关的定时图如图题解 5.4.6 所示。



图题解 5.4.6

5.5 触发器的逻辑功能


5.5.1 上升沿触发和下降沿触发的 D 触发器逻辑符号及时钟信号 $CP(\overline{CP})$ 和输入信号 D 的波形如图题 5.5.1 所示。分别画出它们的 Q 端波形。设触发器的初始状态为 0。



图题 5.5.1

解: Q_1 和 Q_2 的波形如图题解 5.5.1 所示。

5.5.2 试用卡诺图化简表 5.5.2 表达的逻辑关系,并将结果与主教材中式(5.5.2)核对。



图题解 5.5.1

表 5.5.2 JK 触发器的特性表


J	K	Q^n	Q^{n+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

解:由表 5.5.2 可得卡诺图如图题解 5.5.2,由图可得


$$Q^{n+1} = J \overline{Q}^n + \overline{K} Q^n$$

结果与式(5.5.2)一致。

5.5.3 设下降沿触发的 JK 触发器初始状态为 0, $\overline{CP}$ 、 J 、 K 信号如图题 5.5.3 所示,试画出触发器 Q 端的输出波形。




图题解 5.5.2




图题 5.5.3

解: Q 端的波形如图题解 5.5.3 所示。



图题解 5.5.3

5.5.4 逻辑电路如图题 5.5.4 所示,初始状态为 $Q_0=Q_1=0$,试画出在 CP 作用下, φ_0 、 φ_1 、 φ_2 和 φ_3 的波形。



图题 5.5.4

解:由逻辑电路图和 SR 触发器特性方程

$$\begin{cases} Q^{n+1} = S + \bar{R}Q^n \\ SR = 0 \text{ (约束条件)} \end{cases}$$

可列出表达式

$$\begin{aligned} Q_0^{n+1} &= \bar{Q}_1^n + \bar{Q}_1^n Q_0^n = \bar{Q}_1^n \\ Q_1^{n+1} &= Q_0^n + Q_0^n Q_1^n = Q_0^n \end{aligned}$$


设初态为 $Q_1=Q_0=0$,列出真值表如表题解 5.5.4 所示。继而画出波形图,如图题解 5.5.4 所示。

表题解 5.5.4

CP 序列	$A_1(Q_1)$	$A_0(Q_0)$	φ_3	φ_2	φ_1	φ_0
0	0	0	1	1	1	0
1	0	1	1	1	0	1


续表

CP 序列	$A_1(Q_1)$	$A_0(Q_0)$	φ_3	φ_2	φ_1	φ_0
2	1	1	0	1	1	1
3	1	0	1	0	1	1
4	0	0	1	1	1	0
5	0	1	1	1	0	1



图题解 5.5.4

5.5.5 电路如图题 5.5.5 所示, 设各触发器的初始状态为 0, 画出在 $\overline{CP}$ 脉冲作用下 Q 端波形。



图题 5.5.5

解: 由 JK 触发器的特性方程 $Q^{n+1} = J\overline{Q}^n + KQ^n$, 对照图题 5.5.5 各触发器电路可得:


$$(a) Q_1^{n+1} = J\overline{Q}_1^n + KQ_1^n = \overline{Q}_1^n$$

$$(b) Q_2^{n+1} = J\overline{Q}_2^n + KQ_2^n = 0$$

$$(c) Q_3^{n+1} = J\overline{Q}_3^n + KQ_3^n = \overline{Q}_3^n$$


$$(d) Q_4^{n+1} = J \overline{Q_4^n} + \overline{K} Q_4^n = 1$$

于是,画出各触发器 Q 端的波形,如图题解 5.5.5 所示。




图题解 5.5.5

5.5.6 逻辑电路如图题 5.5.6 所示,已知 $\overline{CP}$ 和 X 的波形,试画出 Q_1 和 Q_2 的波形。触发器的初始状态均为 0。




图题 5.5.6

解:图题 5.5.6 所示电路中 Q_1 和 Q_2 的波形如图题解 5.5.6 所示。




图题解 5.5.6

5.5.7 逻辑电路如图题 5.5.7 所示,已知 $\overline{CP}$ 和 A 的波形,画出触发器 Q 端的波形,设触发器的初始状态为 0。




图题 5.5.7

解:图题 5.5.7 所示电路 Q 端的波形如图题解 5.5.7 所示。



图题解 5.5.7

5.5.8 两相脉冲产生电路如图题 5.5.8 所示,试画出在 $\overline{CP}$ 作用下 ϕ_1 、 ϕ_2 的波形,并说明 ϕ_1 和 ϕ_2 的时间关系。各触发器的初始状态为 0。




图题 5.5.8

解:由图题 5.5.8 得 ϕ_1 、 ϕ_2 的逻辑表达式:

$$\varphi_1 = Q_2$$


$$\varphi_2 = Q_1 Q_2 + \overline{Q_1} \overline{Q_2} = Q_1 \odot Q_2$$

于是,可得 φ_1 、 φ_2 的波形图如图题解 5.5.8 所示。由波形图可知 φ_1 超前 φ_2 一个 $\overline{CP}$ 周期。



图题解 5.5.8

5.5.9 逻辑电路和各输入信号波形如图题 5.5.9 所示,画出两触发器 Q 端的波形。两触发器的初始状态均为 0。




图题 5.5.9


解:图题 5.5.9 中 Q_1 、 Q_2 的波形图如图题解 5.5.9 所示。

5.5.10 逻辑电路和输入信号波形如图题 5.5.10 所示,画出各触发器 Q 端的波形。触发器的初始状态均为 0。

解:图题 5.5.10 中的 R 端是异步置零端,高电平有效,当 $R=1$ 时 $Q=0$ 。先列真值表如表题解 5.5.10 所示。分别分析 CP_1 和 R_1 对 Q_1 的影响及 CP_2 和 R_2 对 Q_2 的影响,画出如图题解 5.5.10 所示波形。




图题解 5.5.9



图题 5.5.10

表题解 5.5.10

CP_1	$R_1(Q_2)$	Q_1	$\bar{Q}_1$	CP_2	$R_2(\bar{Q}_1)$	Q_2	$\bar{Q}_2$
初态×	0	0	1	×	1	0	1
↑	0	1	0	×	0	0	1
×	0	1	0	↑	0	1	0
×	1	0	1	×	1	0	1
×	0	0	1	×	1	0	1
↑	0	1	0	×	0	0	1
×	0	1	0	↑	0	1	0
×	1	0	1	×	1	0	1
×	0	0	1	×	1	0	1



图题解 5.5.10

5.5.11 试用 T 触发器和适当的组合逻辑实现 D 触发器的逻辑功能。

解: 为了确定驱动 T 触发器 T 端的组合逻辑, 首先应列出 D 触发器的特性表, 并在该表右侧逐行列出对 T 触发器的驱动要求, 即 T 端所要求的逻辑值。如果 Q^n 到 Q^{n+1} 状态不变, 则 $T=0$; 如果 Q^n 到 Q^{n+1} 状态翻转, 则 $T=1$ 。得到的真值表如表题解 5.5.11 所示。

表题解 5.5.11

D	Q^n	Q^{n+1}	T
0	0	0	0
0	1	0	1
1	0	1	1
1	1	1	0

然后根据真值表画出 T 端驱动逻辑的卡诺图, 如图题解 5.5.11(a) 所示。进一步得到 T 端的驱动方程


$$T = \overline{D}Q + D\overline{Q}$$

最后根据驱动方程画出用 T 触发器实现 D 触发器逻辑功能的逻辑图, 如图题解 5.5.11(b) 所示。

在学习了 6.3 节同步时序逻辑电路的设计内容之后, 将会对上述解题方法有进一步理解。

5.5.12 试用 T 触发器和适当的组合逻辑实现 JK 触发器的逻辑功能。

解: 为了确定驱动 JK 触发器 J 端和 K 端的组合逻辑, 首先应列出 JK 触发器的特性表, 并在该表右侧逐行列出对 T 触发器的驱动要求, 即 T 端所要求的逻辑值。如果 Q^n 到 Q^{n+1} 状态不变, 则 $T=0$; 如果 Q^n 到 Q^{n+1} 状态翻转, 则 $T=1$ 。得到的真值表如表题解 5.5.12 所示。



图题解 5.5.11


表题解 5.5.12

J	K	Q^n	Q^{n+1}	T
0	0	0	0	0
0	0	1	1	0
0	1	0	0	0
0	1	1	0	1
1	0	0	1	1
1	0	1	1	0
1	1	0	1	1
1	1	1	0	1

然后根据真值表画出 T 端驱动逻辑的卡诺图,如图题解 5.5.12(a)所示。进一步得到 T 端的驱动方程

$$T = J\bar{Q} + KQ$$

最后根据 T 端的驱动方程画出用 T 触发器实现 JK 触发器逻辑功能的逻辑图,如图题解 5.5.12(b)所示。



图题解 5.5.12

5.6 用 Verilog HDL 描述锁存器和触发器


5.6.1 试说明下列程序所完成的逻辑功能,并画出它的逻辑图。

```
module d_latch_rst (Rd, control, D, Q);
```

```

input Rd, control, D;
output reg Q;
always@ (Rd or control or D)
    if( ~Rd) Q <= 1'b0;
    else if( control)
        Q <= D;
endmodule

```



图题解 5.6.1

解:该程序描述的是一个 D 锁存器,有 3 个输入(Rd , $control$ 和 D),一个输出(Q)。其中 Rd 为清零端,低电平有效。当 Rd 为 1 且 $control$ 为 1 时,输入 D 的变化才能传送到输出 Q ;当 Rd 为 1 且 $control$ 为 0 时,输出 Q 保持不变。其逻辑图如图题解 5.6.1 所示。

5.6.2 试用 Verilog HDL 行为建模方式描述一个下降沿触发的 D 触发器,要求具有异步置零功能,即置零信号变为低电平时,将触发器的输出置零。

解:下降沿触发 D 触发器的 Verilog HDL 行为描述程序如下:

```

//D flip-flop with asynchronous reset
module async_rst_DFF (Q, QN, D, CP, Rd);
    output reg Q, QN;
    input D, CP, Rd;
    assign QN = ~Q;
    always @ (negedge CP or negedge Rd)
        if ( ~Rd) Q <= 1'b0; //异步清零
        else Q <= D; //同步行为
endmodule

```

5.6.3 阅读下列两个程序,画出它们的逻辑图。

(1)

```

module DFF1 (Qa, Qb, D, CP);
    input D, CP;
    output reg Qa, Qb;
    always @ (posedge CP)
        begin
            Qa = D;
            Qb = Qa;
        end
endmodule

```

(2)

```


module DFF2 (Qa, Qb, D, CP);
    input D, CP;
    output reg Qa, Qb;
    always @ (posedge CP)
        begin
            Qa <= D;
            Qb <= Qa;
        end
endmodule

```

解:由于(1)中的程序在串行语句块中使用的是阻塞型赋值语句,故两条赋值语句按排列的先后顺序依次执行,在时钟信号 CP 的上升沿到来时, Qa 先得到 D 输入端的值,然后又将 D 的值传送给 Qb ,即两条串行语句执行完后, Qa 和 Qb 的值相同,相当于两个 D 触发器并联,其逻辑图如图题解 5.6.3(a)所示。

(2)中的程序在串行语句块中使用的是非阻塞型赋值语句,故在时钟信号 CP 的上升沿到来

时,两条语句同时执行, Q_a 得到 D 输入端的值, Q_b 则得到 Q_a 变化之前原来的“老值”,即两条串行语句执行完后, Q_a 和 Q_b 的值不相同,相当于两个 D 触发器串联,其逻辑图如图题解5.6.3(b)所示。



图题解 5.6.3