

一、选择：（每题 3 分，共计 30 分）

- 1、表示任意两位无符号十进制数需要_____二进制数。
A. 6 B. 7 C. 8 D. 9
- 2、标准或-与式是由_____构成的逻辑表达式。
A. 与项相或 B. 最小项相或 C. 最大项相与 D. 或项相与
- 3、从 JK 触发器是_____。
A. 在 CP 的上升沿触发 B. 在 CP 的下降沿触发
C. 在 CP = 1 的稳态下触发 D. 与 CP 无关
- 4、R、S 是 RS 触发器的输入端，则约束条件为_____。
A. $RS = 0$ B. $R + S = 0$
C. $RS = 1$ D. $R + S = 1$
- 5、触发器的现态为 0，在 CP 作用后仍然保持 0 状态，那么激励函数的值应该是_____。
A. $J = 1, K = 1$ B. $J = 0, K = 0$
C. $J = 0, K = d$ D. $J = 1, K = d$
- 6、同步计数器是指_____的计数器。
A. 由同类型触发器
B. 各触发器的时钟端连接在一起，统一由时钟控制
C. 可以用前一级触发器的输出作为后一级触发器的时钟
D. 可以用后一级触发器的输出作为前一级触发器的时钟
- 7、下列触发器中，不能实现 $Q^{n+1} = \overline{Q}^n$ 的是_____。
A. JK 触发器
B. D 触发器
C. T 触发器
D. RS 触发器
- 8、4 位二进制加法计数器正常工作时，从 0000 开始计数，经过 1000 个输入计数脉冲之后，计数器的状态应该是_____。
A. 1000 B. 0100 C. 0010 D. 0001
- 9、可以用来实现并/串和串/并转换的器件是_____。
A. 计数器 B. 移位寄存器 C. 存储器 D. 序列信号检测器

10、设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要_____个异或门。

- A. 2 B. 3 C. 4 D. 5

二、填空：（每题 2 分，共 10 分）

1、 $(48)_{10} = (\rule{1cm}{0.4pt})_{16} = (\rule{1cm}{0.4pt})_2$ 。

2、集成触发器三种结构：_____、_____的和_____。

3、函数 $F = (A \oplus D)\overline{B} + C$ 的反函数 $\overline{F} =$ _____。

4、时序逻辑电路的功能表示方法有：_____、_____、和_____。

5、N 级环形计数器的计数长度是_____，N 级扭环计数器的计数长度是_____。

三、函数化简与证明（共 20 分）

1、用卡诺图化简逻辑函数

$$F(A, B, C, D) = \sum m(2, 3, 9, 11, 12) + \sum d(5, 6, 7, 8, 10, 13)$$

求出最简“与-或”表达式和最简“或-与”表达式。（7 分）

2、 $F = A\overline{B} + B\overline{C} + \overline{B}C + \overline{A}B$ （用代数法）。（6 分）

3、证明：如果 $\overline{A}B = 0$ ，且 $A\overline{B} = 0$ 则 $A = B$ 。（7 分）

四、分析与设计：（共 40 分）

1、设计一个“001/010”序列检测器。该电路有一个输入 x 和一个输出 Z，当随机输入信号中出现“001”或者“010”时，输出 Z 为 1，平时输出 Z 为 0。

典型的输入、输出序列如下：

x:	1	0	0	1	0	1	0	0	1	1
Z:	0	0	0	1	0	0	1	0	0	0

请给出该 Mealy 电路的原始状态图和原始状态表。（10 分）

2、设计一个巴克码信号发生器，要求自动产生周期性的 1 1 1 0 0 1 0 的信号序列，要求用 D 触发器和逻辑门来实现。（15 分）

3、设计 1110 序列检测器的状态转换图，并求出最简状态转换表。（15 分）

一、选择题（共 20 分）

1. 下列表达式中，正确的是_____。

- A. $\overline{ABC} = \overline{A} \cdot \overline{B} \cdot \overline{C}$ B. $\overline{AB} + \overline{BC} = \overline{AC} + \overline{B}$
- C. $AB + AC = (A + B)(B + C)$ D. $A + \overline{AC} = A + \overline{C}$

2. 函数 $F(A,B,C,D)$ 的卡诺图如图 1 所示, 则其最简与-或表达式 $F =$ _____。

- A. $\overline{BCD} + \overline{BCD} + \overline{ACD}$ B. $\overline{BD} + \overline{BCD}$
- C. $\overline{BCD} + \overline{BCD} + \overline{ACD}$ D. $\overline{BD} + \overline{BCD}$

CD \ AB				
	00	01	11	10
00		1	1	
01	1			1
11				
10		1	1	

图 1

3. 图 2 所示的组合电路其函数表达式为_____。

- A. $F(A,B,C) = \sum m(2,4,5)$ B. $F(A,B,C) = \sum m(1,3,5,7)$
- C. $F(A,B,C) = \sum m(2,6,7)$ D. $F(A,B,C) = AB + BC$




图 2

4. 时序逻辑电路中一定包含_____电路。

- A. 加法器 B. 比较器 C. 数据选择器 D. 触发器

5. 与最小项 $\overline{ABCD}$ 逻辑相邻的最小项是_____。

- A. $\overline{ABCD}$ B. $\overline{ABCD}$ C. $\overline{ABCD}$ D. $\overline{ABCD}$

6. 一个模 10 计数器至少需要_____个触发器组成。

- A. 2 B. 3 C. 4 D. 9

7. $4K \times 8$ 位 RAM 芯片, 其地址线_____条, 数据线_____条。

- A. 12, 4 B. 12, 8 C. 14, 8 D. 10, 16

8. 从编程功能讲, GAL 的与阵列_____, 或阵列_____。

- A. 可编程, 固定 B. 固定, 可编程 C. 可编程, 可编程 D. 固定, 固定

9. 在 ispLSI 器件中, 实现基本逻辑功能的单元是_____。

- A. 全局布线区 B. 通用逻辑块 C. 时钟设置网络 D. 输入输出块

10. 若一块电路板上装有 n 块 ISP 器件, 则对它们安排_____套接口进行编程。

- A. 2 B. $n+1$ C. n D. 1

二、填空题 (共 25 分)


1. $(17.6)_{10} = (\text{_____})_2$, $(24.1)_8 = (\text{_____})_{10}$ 。

2. 用卡诺图判断下列两个函数的关系是_____。



$$F_1(A,B,C) = \overline{AC} + \overline{BC} + AB$$

$$F_2(A, B, C) = \overline{A}C + \overline{B}C + \overline{A}\overline{B}$$


3. 门电路的输入、输出高电平赋值为_____, 低电平赋值为_____, 这种体制称为正逻辑体制。
4. 加法器按照进位链的组成不同分为_____加法器和_____加法器。
5. 4 路数据选择器构成的逻辑电路如图 3 所示, F 的逻辑表达式是_____。





6. 在 CP 脉冲作用下, 具有图 4 (a) 所示功能的触发器是_____触发器, 具有图 4 (b) 所示功能的触发器是_____触发器。



7. 使用寄存器存储数据时, 先建立_____信号, 后建立_____信号。
8. 如图 5 所示的三态门, 当使能端 G 为_____时, 输出 $B = \overline{A}$ 。



9. 时序电路的状态图如图 6 所示, 则该电路是模_____计数器, 电路是否能自启动_____。



10. 时序电路使用正边沿 D 触发器，已知 CP 及输入 D 的波形如图 7 所示，
则在 6 个 CP 脉冲的作用下 Q 端的值分别是_____。
11. 时序逻辑电路的输出不仅与_____状态有关，还与_____的状态有关。
12. DRAM 存储元由于有漏电流现象存在，所以要定期进行_____。
13. 格雷码的优点是_____。
14. 对函数 $F(A,B,C) = \overline{A}B + A\overline{C} + A\overline{B}$ 而言，若输入只有原变量而无反变量，则
 $F(A,B,C) =$ _____。
15. ISP 逻辑器件有 ispLSI、_____、和 ispGDS 三大类。
16. 如图 8 所示的逻辑部件，其中各方框中均使用模 X 的计数器做 X 次分频器，则①处的频率是_____，②处的频率是_____。




图 8

17. 某时序逻辑电路有 S0~S3 四个状态，则采用计数器法对其进行状态编码的结果是_____。

三、应用题（共 30 分）

- 评奖委员会由 A、B、C 三人组成，其表决权如下：若 A 赞成，则其余两人只要有一人赞成可获奖；若 A 不赞成，则其余两人都赞成才可获奖。
(1) 列出“获奖决议通过”的真值表；(2) 写出最小项逻辑表达式；
(3) 画出用二输入逻辑门实现的逻辑电路图；
(4) 画出用 74LS138 实现的逻辑电路图。
- 采用正边沿 D 触发器设计一个同步四进制加法计数器。
(1) 列出状态转移表；(2) 写出激励方程表达式；(3) 画出逻辑电路图。

四、分析题（共 25 分）

- 图 9 是由两片 74LS163（同步模 16 加法计数器，同步复位，同步预置）级联组成的计数器，分析：
(1) 两个芯片的计数模值各为多少？各采用了哪种变模方式？
(2) 整个计数器的模是多少？该电路采用了哪种级联方式？




图 9

2. 下列程序是 3:8 译码器的 ABEL-HDL 源文件，请指出其中的错误并改正。

```

MODULE  ENCODER
TITLE  '3:8 ENCODER'
DECLARATIONS
  "INPUT
  EN,I2,I1,I0  PIN  ISTYPE  'COM';
  "OUTPUT
  Y7,Y6,Y5,Y4,Y3,Y2,Y1,Y0  PIN  ISTYPE  'REG';

EQUATIONS([EN,I2,I1,I0]->Y)
[0,X,X,X]->[1,1,1,1,1,1,1,1]
[1,0,0,0]->[1,1,1,1,1,1,1,0];
[1,0,0,1]->[1,1,1,1,1,1,0,1];
[1,0,1,0]->[1,1,1,1,1,0,1,1];
[1,0,1,1]->[1,1,1,1,0,1,1,1];
[1,1,0,0]->[1,1,1,0,1,1,1,1];
[1,1,0,1]->[1,1,0,1,1,1,1,1];
[1,1,1,0]->[1,0,1,1,1,1,1,1];
[1,1,1,1]->[0,1,1,1,1,1,1,1];

```