



**FACULTAD
DE INGENIERIA**

Universidad de Buenos Aires

Diseño de una plataforma experimental de ecualización activa de celdas de litio

Integrantes

Sebastián Ezequiel García

Padrón: 103780

sebgarcia@fi.uba.ar

Denise Oriana Viltes

Padrón: 106943

dviltes@fi.uba.ar

Tutora

Dra. Cecilia G. Galarza

cgalar@fi.uba.ar

Cotutor

Ing. Juan Zuloaga

jzuloaga@fi.uba.ar

Índice

1. Marco teórico

En la actualidad, con la creciente demanda energética, sumado a la reducción progresiva de la generación de electricidad mediante combustibles fósiles, son necesarias más y mejores forma de almacenar energía eléctrica. Las baterías de litio recargables como Li-Ion, Li-Po, LiFePO₄, etc, demostraron ser una forma eficiente de almacenamiento.

Generalmente en la mayoría de aplicaciones en las que se requiere una batería, se necesita más de lo que puede suministrar una única celda. Por lo tanto, una batería es formada por un grupo de celdas, las cuales se conectan conformando una matriz que cumple con los requerimientos necesarios para el dispositivo en cuestión. Debido a variaciones en las condiciones de fabricación de cada celda, una única batería puede contener celdas con diferentes capacidades [?], distintos coeficientes térmicos o, incluso distinto envejecimiento . En cada carga y descarga, estas diferencias provocan desbalances en las carga almacenada en cada celda, parámetro conocido como SoC (*State of Charge*) provocando [?]:

- Disminución de la eficiencia,
- Reducción en la vida útil,
- Sobrecalentamiento,
- Riesgo de cortocircuitos por formación de filamentos de litio metálico.

Para mitigar estas complicaciones, el BMS, *Battery Management System*[?], debe cumplir el rol de garantizar un funcionamiento seguro de la batería protegiendo las celdas de sobrecarga, sobredescarga y sobrecorriente, asimismo mantener las condiciones seguras de operación dentro de los rangos adecuados de tensión y temperatura y así prolongar la vida útil de las baterías todo lo posible, En este contexto surge la necesidad de distribuir la energía de forma equitativa en toda la batería y así aprovechar la capacidad total de la misma [?]. Para ello, la técnica de ecualización resulta una herramienta necesaria, y se puede clasificar en dos tipos de métodos, pasivos o activos, basándose en la topología del sistema. Se ecualiza a partir de una de las características de la batería como, el Soc, la tensión o la capacidad [?].

Los métodos pasivos son los más ampliamente difundidos por su simplicidad, fiabilidad y bajo costo. Suele tratarse de un *shunt* resistivo conectado en paralelo a la batería para disipar el exceso de energía de las celdas. Este método aunque es simple y de baja complejidad, trae como desventaja una gran duración de ecualización debido a la baja energía de ecualización y también una corriente de balanceo restringida a los límites de disipación de calor del propio hardware, limitando el uso de este tipo de ecualización, principalmente en baterías de gran capacidad[?]. Muchos de estos inconvenientes son posibles solucionar mediante ecualización activo pero aumentando la complejidad de y costo del circuito [?].

Los circuitos de ecualización activa tienen una topología que no utiliza la disipación de la energía sobrante de una celda en su lugar, se transfiere la energía sobrante de una celda a otra celda del circuito o módulos utilizando componentes capaces de almacenar energía como, capacitores, inductores, transformadores, y convertidores,

2. Diseño del circuito

El circuito propuesto surge a partir del trabajo de [?], donde se implementa una plataforma de ecualización activa mediante el método de *bypass*. En este contexto y con el fin de unificar la terminología de este informe, se denomina *celda* a la unidad de almacenamiento que convierte energía química en energía eléctrica constituida por un ánodo y un cátodo. Cada una de estas celdas se conecta a un circuito para habilitar o deshabilitarla, al cual llamaremos “*switch*”. Por otro lado, el conjunto de celdas conectadas en paralelo se denomina “banco”, los cuales cuentan con su propio *switch* de *by-pass* para asegurar la continuidad del sistema. Se conectan los bancos en serie formando una matriz, como se ve en la figura ??, a la cual se designa como “batería”. En esta plataforma, se trabajará con celdas LiFePo4 de valor nominal de 3,2 V (con valores mínimo y máximo de 2,5 V y 3,7 V respectivamente).




Figura 1: Esquema de la matriz de celdas propuesta [?].

Ambos grupos, el de celdas y el de los *switches*, se unifican mediante el controlador formando la plataforma experimental de la figura ???. Para mayor claridad se denominaron “bus positivo” (o “bus_pos”, como se lo llamó más comúnmente) al nodo del terminal positivo de la celda y “bus negativo” (o “bus_neg”) al nodo conectado al borne del *switch* más alejado de su celda.




Figura 2: Esquema de la plataforma experimental adaptado de [?].

El principio de funcionamiento de la matriz consiste en encender o apagar los *switches* de cada celda para lograr la tensión deseada en la salida del circuito. El controlador se encarga de dicha mecánica y de seleccionar a los bancos más apropiados para alcanzar la tensión objetivo maximizando el tiempo de vida útil de la misma.

Además de la ecualización previamente mencionada, esta topología permite crear una batería reconfigurable. Como los bancos están en serie, prendiendo o apagándolos es que se puede decidir si la tensión de salida del sistema corresponderá a la de una celda, dos, tres, etcétera. Es decir, que se podrá obtener una tensión típica de salida $n \times 3,2V$, siendo n un número a elegir entre 1 y la cantidad de bancos en la batería.

Esta funcionalidad presenta dos grandes ventajas. Por un lado, la posibilidad de modificar en tiempo real mediante el controlador la tensión que se desea obtener, basta con elegir el número de bancos encendidos. Por otro lado, si no están todos encendidos a la vez, se los puede alternar periódicamente para prolongar el tiempo de funcionamiento del sistema antes de necesitar ser cargado.

2.1. Esquema base

La figura ?? muestra cómo fue el planteo original del circuito:




Figura 3: Circuito obtenido de [?] .

Este esquema presenta dos partes con funciones diferentes. El lado izquierdo corresponde al circuito responsable de prender y apagar cada celda. A su vez, el derecho es similar para los bancos. En ambos casos a modo de llave se usa un transistor MOSFET junto con TBJs para sus respectivas etapas de control.

2.1.1. *Switch* de las celdas

El circuito de las celdas consta de un N-MOSFET en serie con la celda. De esta forma, al encender el MOSFET se cierra la malla y se obtiene como salida la tensión de la celda. Para lograr esto con éxito es crucial que la tensión R_{DS} del transistor sea lo más chica posible. El otro caso es con el MOSFET apagado, dejando a la celda en una malla abierta, apagándola.

Por otro lado, también se tiene la etapa de control, la cual recibe una señal de entrada y su negada, que definen si se debe prender o apagar el sistema. En las figuras(fig. ??) y(fig. ??) se pueden ver ambos casos.




Figura 4: Circuitos de una celda encendida (a) y apagada (b).

Cuando se recibe la señal de encendido ($IN = 1$) como en la figura(fig. ??), se enciende directamente el TBJ NPN Q_{ij1} , el cual a su vez enciende el PNP Q_{ij2} . Esto implica un aumento de tensión en el nodo de *gate* del MOSFET, permitiendo conducción a través de él. Esto se mantiene así hasta que el capacitor MOS se carga, cortando el paso de la corriente a través de Q_{ij2} . Como se mencionó previamente, con el MOSFET prendido se obtiene la tensión de la celda a la salida.

Con respecto a las resistencias, sus ubicaciones y valores cumplen un rol específico. En un principio, las resistencias en las bases de los TBJs (R_1 y R_6) están para limitar la corriente que entra a la base de los transistores. Por otro lado, las resistencias R_2 y R_3 tienen valores elevados de forma tal que la corriente de colector del TBJ NPN Q_{ij1} se reduzca en valor. Esto último es crucial, dado que la etapa de control también está siendo alimentada por las mismas celdas por lo que se busca minimizar la potencia consumida en dicha etapa. De forma similar se toman los valores de las resistencias R_4 y R_5 : se buscan valores elevados para que la corriente circulando a través de Q_{ij2} sea chica, pero no tan elevado como para realentizar excesivamente la descarga del capacitor MOS cuando se apaga la celda.

Con estas consideraciones en mente, se tiene el otro caso, el de apagar de la figura(fig. ??), el cual funciona de forma más simple. Q_{ij1} y Q_{ij2} están apagados pero sí se enciende Q_{ij3} . Con este TBJ, el *gate* del MOSFET tiene conexión a tierra, permitiendo su descarga. De esta forma se lo puede apagar y abrir la malla

que contiene a la celda.

Finalmente, se tiene el diodo *zener*. Su rol es de protección: si por alguna falla, la tensión toma un valor demasiado elevado, se puede eliminar el pico a través del *zener* y descargarlo a tierra por el transistor Q_{ij3} . De esta forma, dicho pico de tensión no se propaga por el circuito ni afecta a la salida del sistema.

2.1.2. *Switch* de los bancos

El *switch* de cada banco solo entra en funcionamiento cuando todas las celdas del banco se encuentran apagadas. Encender S_i permite garantizar la existencia de un camino eléctrico entre las celdas previas ($S_{(i-n)}$) y los terminales de la batería. El *switch* tiene dos estados posibles: en caso de apagarse las celdas, éste se debe encender; de otro modo, en caso de hallarse al menos una celda encendida se deberá mantener el *switch* apagado.

El P-MOSFET debe accionarse según el estado de las celdas del banco evitando el solapamiento con el N-MOSFET de cualquier celda. Al momento de encenderse, se deben apagar las celdas y luego se procede a habilitar el *switch* del banco. En caso contrario es necesario tomar medidas más cautelosas, al encender las celdas es obligatorio tener el P-MOSFET apagado, pero su conmutación no es instantánea, y en estos instantes aún existe conducción, dando lugar a la posibilidad de tener dos caminos uno por S_i y otro por S_{ij} . La velocidad de conmutación del *switch* depende de la velocidad de descarga de su compuerta, por lo tanto, para mejorar este aspecto se encuentra el JFET. Éste solo entra en funcionamiento cuando se apaga el P-MOSFET, y ofrece un camino de menor impedancia para descargar la compuerta del P-MOSFET, logrando acelerar la conmutación de *switch*.

A nivel circuital, planteando como estado inicial el circuito apagado, tenemos en el *gate* aproximadamente la tensión de la celda obteniendo un $v_{gs} \simeq 0$. Por lo tanto, para encender el P-MOSFET (fig. ??), se inyecta un pulso positivo en la base de Q_{i1} , esto provoca que baje la tensión del nodo colector del mismo, obteniendo un V_{GS} más negativo el cual enciende el *switch*. Luego, para apagar el switch, se necesita un pulso negativa en la entrada del Q_{i1} , volviendo a subir la tensión a el nivel de celda,




Figura 5: Circuitos de un banco encendido (a) y apagado (b).

2.2. Cambios funcionales

Al circuito descrito previamente se le aplicaron sucesivos cambios. El principal problema es que en algunos aspectos fallaba y no cumplía correctamente su rol de ecualizador. Algunos de los cambios fueron hechos para corregir dichos problemas, mientras que otros simplemente para mejorar el funcionamiento del sistema en ciertos aspectos.

En un principio, debe hacerse la aclaración de cómo se toma la salida. La salida es diferencial, tomando la tensión entre los buses positivo del último banco y el negativo del primero. Importante notar que en el circuito original no hay tierra en la malla de salida. Este fue una de los primeros problemas que se detectó y se corrigió.

2.2.1. Incorporación de tierra flotante

Se simula el circuito propuesto en (fig. ??) evaluando el comportamiento de un banco con una única celda. En esta simulación se encuentran algunos defectos respecto al funcionamiento planteado, como se muestra en la figura (fig. ??). En la salida

se alcanza el valor de tensión esperado correspondiente a una celda encendida, sin embargo al apagar la celda, la tensión no cae a cero. Esto se debe a que en la celda aun hay corriente, es decir que la celda nunca se apaga.




Figura 6: Primer resultado de simulación con el circuito propuesto

La solución propuesta es colocar una tierra en el terminal negativo de la celdas del primer banco, proporcionando una referencia a tierra absoluta para el resto de la matriz. Esto proporciona un camino de descarga para todas las cargas residuales, evitando así las corrientes parásitas. De esta forma se asegura el apagado completo de la celda.

Con esta solución surgen fugas en esta nueva tierra, por lo tanto, en un intento de solucionar este problema, se coloca una resistencia en la tierra (fig. ??). En este caso si se observan resultados positivos en el apagado de la celda, a mayor resistencia, menor la corriente que se fuga por la tierra. Pero surge un efecto negativo,

a resistencias altas se observan deformaciones en la salida, los bancos superiores dejan de funcionar bajo lo indicado por la señal de control y solo replican la condición del banco 1. Para observar esta situación, se propone utilizar como banco de pruebas en ltspice la siguiente configuración,

- Matriz 2x2
- Entrada de control pulso de 10 ms, con un tiempo de encendido de 10ms.
- Periodo de 20 ms
- Configuración 1: Bancos sincronizados (ambos bancos comienzan encendidos).
- Configuración 2: Bancos desincronizados, es decir banco 1 comienza encendido, banco 2 comienza apagado.







Figura 7: Detalle del circuito con conexión a tierra en el terminal negativo de la celda mediante una resistencia.



(a) Tensión de salida.




(b) Corriente en la celda.




(c) Corriente en tierra.


Figura 8: Barrido de resistencias en la tierra para la configuración 1.



(a) Tensión de salida.



(b) Corriente en la celda.



(c) Corriente en tierra.

Figura 9: Barrido de resistencias en la tierra para la configuración 2.

A partir de lo expuesto, se coloca un MOSFET en la tierra, coordinado con el MOSFET de la celda (fig. ??). Hay dos opciones de conexión, se puede conectar el drain o el source a tierra. Utilizando el banco de pruebas indicado anteriormente en la configuración 1, no se observan diferencias en el comportamiento del circuito con ambas opciones de conexión. Sin embargo al utilizar la matriz en la segunda configuración, el caso del drain a tierra, provoca que el segundo banco no genere la tensión de salida esperada. (fig. ??).




Figura 10: Circuito con un N-MOSFET entre la tierra y el terminal negativo de la celda.

Este cambio (fig. ??) soluciona el problema del apagado de la celda, cuando el N-MOSFET esta apagado funciona como una gran resistencia. Cuando el N-MOSFET está encendido proporciona una tierra para el terminal negativo de la celda.

[INSERTAR IMAGENES DE COMPORTAMIENTO DEL MOSFET PARA DRAIN O SOURCE A TIERRA]




Figura 11: Comparación de la tensión en la salida para ambas conexiones del mosfet


2.2.2. Capacitor en la salida

Al realizar simulaciones con más de un banco surge otro problema, al intercalar un banco por otro, en el instante de switch se genera un pico de tensión. En el instante de conmutación al apagar un banco la salida cae a cero, y luego al encenderse el otro vuelve a subir a la tensión correspondiente. Esto se da en un pequeño instante, pero idealmente la salida debe ser constante, por lo tanto para oponerse a los cambios bruscos de tensión, se coloca un capacitor en la salida en paralelo a la carga.


2.2.3. Pruebas con *delay* en la entrada

Otro inconveniente que se tenía fue la presencia de picos de corriente de las celdas. en el instante del *switcheo* como se muestra en la figura ???. Cabe destacar que estos picos aparecían solamente en las celdas pero no se veían reflejados en la salida. A su vez, se daba cuando se pasaba de todas las celdas del banco apagadas, es decir, todos los N-MOSFETs abiertos, a al menos una prendida.

En los mismo gráficos se aprecia que el encendido y apagado se hace correctamente pero con grandes picos de corriente entre apagado y prendido. Estos valores son de dos órdenes de magnitud mayores a la corriente esperada y puede llegar a dañar la celda.



(a)



(b)

Figura 12: Corriente simulada de la celda 12 en función del tiempo con *switches*, valores totales (a) y con *zoom* en las bajas corrientes (b).

Después de analizar la situación se llegó a la conclusión que esto se debe a que

el cambio de los MOSFETs de las celdas y del banco no se daban exactamente a la vez.




Figura 13: Esquemas de la progresión del *switcheo* de una celda y del banco cuando se pasa de todas las celdas del banco apagadas a una prendida.

En la figura (fig. ??) se aprecia la progresión de izquierda a derecha de la situación descrita previamente. Se parte de la posición inicial de la figura (fig. ??), donde están los *switches* de las celdas abiertos y el del banco cerrado. Sin embargo, el problema radica en que el cierre de un MOSFET es más rápido que su apertura. Entonces, cuando se da la orden de prender la celda (por ende, abrir el *switch* del banco a la vez), ocurre lo de la figura (fig. ??). Queda formada una malla con muy baja impedancia, siendo las R_{DS} de los dos MOSFETs las únicas resistencias presentes, lo que produce el nombrado pico de corriente en la celda. Una vez se carga el capacitor del P-MOSFET, se transita al esquema (fig. ??), donde se vuelve al funcionamiento correcto.

2.2.4. Resistencias del nodo de *gate* de los N-MOSFET

-> Se descarga más rápido el mos, mejorando el problema del delay

2.2.5. Selección de componentes

Para seleccionar los componentes se parte de los propuestos en [?]. Los TBJs y el JFET aun es posible encontrarlos en el mercado y funcionan para las tensiones esperadas en esta matriz, por lo que se mantienen en el circuito final. El resto de los

elementos son reemplazados priorizando que estos estén disponibles en el mercado local.

MOSFET

Dado que el componente utilizado en el circuito original es obsoleto, se analizan nuevas opciones, que cumplan con lo pedido en [?],

- Tensión V_{GS} baja, preferentemente mucho menor que la tensión de las celdas.
- MOSFET de potencia. No es un aspecto crítico, pero debe permitir la circulación de corrientes del orden de 1 A, por lo tanto se busca que tenga una $R_{DS_{on}}$ muy baja. Esto permite la circulación bidireccional de corriente con pérdidas mínimas.
- Minimizar el calentamiento, se buscan componentes con una resistencia térmica baja o que permitan el uso de disipadores térmicos.

Para el caso de los N-MOSFET, no se encuentran dificultades para encontrar reemplazos, se prueban las opciones, y se selecciona la que ofrece el nivel de tensión esperado en la salida. En cambio esto no sucede para los P-MOSFET, el modelo utilizado en el paper no se consigue actualmente, por lo tanto se buscan sustitutos que cumplan las condiciones expuestas. El primer modelo elegido AO3401A, cumple con los primeros items y en simulacion se comportaba como era necesario, sin embargo al revisar la potencia disipada, nos encontramos que no cumple con el ultimo item, por lo tanto se busca un sustituto nuevamente. Como nueva solución, se consigue otro mosfet SMD, el cual cumple con las exigencias, bajo las condiciones típicas, en el caso del v_{th} máximo, no sería posible encender correctamente el dispositivo.

- **N-MOSFET:** IRLB8721.
- **P-MOSFET:** FDMS6681Z.

En ambos casos, se trata de MOSFET de potencia; en el primer caso es un THT, una opción fácil de conseguir, y en el segundo se trata de un dispositivo SMD de potencia que logra cumplir los requerimientos con márgenes ajustados. En condiciones normales de operación, permiten prescindir de disipadores de corriente, evitando condiciones de estrés térmico.

TBJ

Para la etapa de control no hay requerimientos esenciales, por lo tanto se eligen TBJ típicos para el canal n y p, en versión smd, siendo esta la única condición de diseño.

JFET

En el caso del JFET, se buscan dispositivos de bajo consumo, y con alta impedancia de forma que sea posible conectarlo a la celda.

Zener

No se indica en [?] un modelo de diodo Zener; por lo tanto, se elige uno que se adapte a los nuevos parámetros del circuito. Se busca que la tensión nominal del Zener sea lo más cercana a la tensión máxima que permita la celda. La corriente que circule por esta rama se espera que sea despreciable, lo que permite elegir un diodo de baja potencia. Se elige el diodo Zener de $V_z = 3,9\text{ V}$ y 1 W .

Inversor

Para la entrada de control, en el circuito original se propone el uso de un *flip-flop* para generar las señales complementarias en los transistores Q_{ij1} y Q_{ij3} . En este proyecto, para simplificar la implementación se reemplaza el *flip-flop* por una compuerta *NOT*. Toda la lógica de control se desarrolla en el microcontrolador, por lo tanto las operaciones y secuencias conmutación se trasladan al dispositivo de control.

Permitir un mínimo de lógica digital en el diseño de la placa, ayuda a optimizar los recursos del microcontrolador. El uso del inversor permite reducir los pines *gpio* necesarios, controlando ambas entradas del driver de S_{ij} mediante una única señal y eliminando la necesidad de lógica externa adicional.

Para garantizar el funcionamiento correcto del circuito es necesario insertar tiempos muertos durante la conmutación del *switch* del banco y el de las celdas para evitar estados no deseados durante la transición.

[QUIZAS: VER SI AGREGAR UNA SUBSECTION DE POTENCIA/CONSUMO/*EFICIENCIA PARA COMPARAR CON LAS MEDICIONES CUANDO ESTEN]

Resumen

A modo de resumen se presenta la siguiente tabla con los requisitos que debe cumplir cada uno de los componentes del circuito y cuáles fueron finalmente los elegidos que cumplen. Cabe destacar que lo primero que se revisó para cada uno de los componentes es la disponibilidad en el mercado local.

Componente	Requisitos	Modelo elegido
N-MOSFET	■ Tensión V_{GS} igual o menor que la tensión de la celda ■ Que sea de potencia ■ Baja resistencia térmica	IRLB8721
P-MOSFET	Similar al N-MOSFET con la consideración que debe poder ser atravesado por la corriente de salida	FDMS6681Z
TBJ NPN	Bajo costo y alta disponibilidad	MMBT2222A
TBJ PNP	Bajo costo y alta disponibilidad	MMBT2907A
JFET	Bajo consumo e impedancia	MMBF J201
Diodo Zener	La tensión V_Z debe ser la menor posible que siga siendo mayor a la tensión máxima de la celda (3,7 V)	1N4730A
Inversor	-	CD40106

Cuadro 1: Resumen de los componentes seleccionados y los requisitos que deben cumplir.

2.3. Simulaciones en masa

→ Se simulan distintos casos de configuraciones de celdas

//////////

3. Prototipo

[Matriz 3×2 , uso de celdas 18650 de 3,2 V]

[PONER LAS MEDICIONES Y EL TESTEO COMO OTRA SECCION]
[AGREGAR UN APENDICE CON UN PEQUEÑO MANUAL DE USO DEL CIRCUITO]

3.1. Diseño del prototipo

[Uso de una fuente externa para los LEDs e inversores] [ejamos el capatitor en una bornera en la salida para ver cual sirve en la realidad]

3.1.1. Diseño del esquemático

[LEDs, portapilas, fusibles, *test points*, *jumper*s]
[POR QUÉ DISEÑAMOS ASÍ LA PLACA, ESPACIO, DISPOSICIÓN, ETCÉTERA]

3.1.2. Diseño del PCB

[Placa de 20 cm × 20 cm bifásica]
//////////

3.2. Controlador para el prototipo

[Selección de microcontrolador]

3.2.1. Diseño del controlador para el prototipo

[Primero se apaga lo que se deba apagar y después se enciende lo que se deba encender]

Para programar el controlador se utiliza la aplicación **STM32CubeIDE**, este entorno permite desarrollar, compilar y depurar el código del microcontrolado, en este caso, **STM32 NUCLEO-F103RB**. Para la configuración inicial de la placa se utiliza la aplicación **STM32CubeMX**, con la cual se crea el archivo *.ioc*, almacenando toda la información de la configuración de los pines, y todos los archivos necesarios para el funcionamiento de la placa. En la STM32CubeMX se configura la función de los pines, se habilitan los pines necesarios y se configura de ser necesario el clock, DMA, interrupciones, etc. Uno de los archivos que se generan, es

el *main.c*, donde se inicializan todos los periféricos, también proporciona el bucle principal *while(1)*, en donde se pueden agregar las tareas principales.

En el prototipo, el enfoque principal es diseñar el control manual para probar cada configuración de la matriz. Se utiliza el control manual para poder acceder y probar cada celda, este modo sirve para imitar las simulaciones en *LTSpice* y evaluar el comportamiento del prototipo. En una primera instancia se simplifica el diseño del controlador a determinar el estado de cada celda mediante línea de comandos (CLI), y a partir del estado de todas las celdas del banco, el controlador actualiza el estado del switch del banco según corresponda.

Para este diseño cada switch es un pin distinto del microcontrolador, esto significa que se deben reservar 1 pin para switch del banco y 1 pin para el switch de la celda, resultando en 9 pines *gpio* en modo salida para el prototipo. Cada pin se enciende o se apaga determinando su estado a través del HAL.

Otro requerimiento es la posibilidad de probar el *modo de switching*, en este estado se espera poder encender y apagar los pines de forma alternada, permitiendo evaluar la conmutación entre celdas y entre bancos. No se espera que el sistema conmute a altas frecuencias en condiciones normales, pero si es necesario verificar como responde el sistema ante este caso. Por lo tanto, el programa del controlador debe tener la posibilidad de asignar el estado ***switching*** a una celda, siempre actualizando de forma acorde el switch del banco. Se proponen dos opciones, switching sincronizado y complementario, para lograr esto se asignan flags a cada celda seleccionada y se actualiza de forma simultánea todos los pines. Al mismo tiempo, desde el CLI, se le asigna un grupo a cada celda, cada grupo responde a la frecuencia elegida. De esta forma se permite testear conmutación entre celdas, entre bancos, el sistema a distintas frecuencias, y grupos de celdas a distintas frecuencias, así como encontrar los límites en frecuencia del sistema.

Cabe destacar que para obtener una representación fiel de la frecuencia pedida, es necesario actualizar el estado según una base temporal constante. Para ese se puede utilizar el ***SysTick***, un temporizador integrado, el cual genera interrupciones periódicas cada 1 ms. Para utilizar esta base, se coloca la función correspondiente a la actualización de los pines dentro de la rutina de interrupciones, *SysTick_Handler()* así actualizando el estado de la matriz de forma regular. En caso de utilizar el bucle principal en *main.c*, no se obtendría una base temporal constante, ya que la duración

de una iteración depende de la duración del resto de las tareas.

[AGREGAR FOTITO DEL PUTTY]

3.3. Implementación

[DECIR QUE ESTABA “MAL” LA HUELLA DEL PMOS]

4. Mediciones sobre el prototipo

[VER SI ESTÁ BIEN SEPARAR EN IMPLEMENTACIÓN Y MEDICIONES O HACERLO TODA UNA MISMA SECCIÓN]

Como se mencionó previamente, el objetivo del prototipo era verificar el correcto funcionamiento del circuito real. Para eso la etapa de medición es crucial, dado que se puede utilizar para buscar posibles errores y mejoras a implementar en el dispositivo final. Sin embargo, como medida cortafuegos, se decidió soldar el prototipo y medir de forma progresiva: primero una celda, luego un banco, y finalmente todo el circuito. De este modo, en caso de haber alguna falla crítica, se puede detectar de forma temprana antes de ya haber dedicado más trabajo y usado todos los componentes a disposición.

4.1. Primera medición fallida en una celda del banco 1

Lo primero que se soldó fue el circuito de una de las celda junto con la etapa de control del banco 1. Aunque a simple vista parecía que todo estaba en orden, rápidamente se reveló que no era el caso.

[INSERTAR IMAGEN DEL KICAD Y FOTO DE ESTA CELDA]

En primer lugar se buscó verificar el funcionamiento en estado estacionario de la celda, por lo que se conectó a la entrada una fuente de tensión continua de 5 V (con una corriente de hasta 20 mA). Esto debería ser suficiente para obtener como tensión de salida a la de la celda pero no fue el caso: la salida era nula con pequeñas variaciones ocasionales en torno a las decenas de milivolts.

Ante la temprana falla se midieron las caídas de tensión de todos los componentes en las mallas de control. Cuando se estaba midiendo la caída sobre el resistor

R_3 , el TBJ PNP Q_{ij_2} comenzó a soltar humo. De este punto en adelante se desataron una serie de eventos desafortunados que concluyeron en el reemplazo de varios componentes más.

En el intento de desoldar el transistor para reemplazarlo, el diodo *zener* también empezó a soltar humo. Fue tanta la temperatura que desprendió que el estaño que lo sujetaba se fundió. Cabe destacar que la fuente de continua no estaba conectada pero sí estaba colocada la celda. Aunque debido a la baja potencia que emite, ésta no debería haber sido la causa de la destrucción del diodo.

Luego, más humo se desprendió de lo que parecería ser el fusible de la celda. Éste fue rápidamente extraído, aunque luego de unas pruebas con multímetro se descubrió que ambos fusibles estaban perfectamente bien y que ninguno se había quemado.

Dado este nuevo suceso, se decidió que lo más probable que se haya quemado era el transistor N-MOSFET de la tierra, por lo que se lo desoldó. Debido a la proximidad con otros componentes, el calor del soldador fue tal que el plástico del portafusible de la celda se deritió. No hubo otra opción que también descartarlo, siendo el cuarto componente en seguidilla en ser eliminado y sin tener una clara idea de cuál fue el problema.

4.2. Segundo intento de medición y primero exitoso

Luego de los problemas del intento anterior, se priorizó restaurar los componentes en la placa, asegurándose en cada paso el correcto funcionamiento de los mismos. Comenzando por la etapa de control, se soldaron nuevos TBJ NPN y diodo *zener*. Ingresando una tensión de control equivalente a un 1 lógico (5 V) se corroboró la correcta apertura del transistor.

Luego, debido a la proximidad de los componentes y el gran tamaño relativo de los portafusibles, se decidió extraerlos. En su lugar se colocaron alambres para cerrar las mallas en las que estaban colocados.

Con lo soldado hasta ahora el sistema debería prender y apagar correctamente la celda. Lo único faltante es el N-MOSFET de la tierra. Cuando se lo desoldó, la pista quedó dañada y se soltó el *pad*, por lo que colocarlo nuevamente resultaría dificultoso. Más adelante es algo que debe hacerse (y se hizo) pero por el momento

se podría medir sin el transistor y cortocircuitar la tierra con el nodo correspondiente de forma manual con cables cuando sea necesario.

Con el circuito de la celda devuelto a casi su estado original se conectó todo para volver a medir. Cabe destacar que en lugar de la celda de litio se colocó una tensión a través de una fuente de continua. La razón detrás de esta decisión fue colocar una corriente máxima de 100 mA para, en caso de que algo falle, minimizar la probabilidad de quemar más componentes.

Con todo esto en mente, se encendieron las fuentes que emiten la tensión de la celda y la entrada de control y se obtuvo a la salida la tensión de la celda. Aunque un progreso respecto del último intento de medición, rápidamente se hizo notorio otro problema: la fuente de la celda estaba emitiendo corriente. Normalmente eso es lo que se esperaría ver salvo cuando la salida está abierta (como era el caso en cuestión) donde no debería haber corriente circulando. Estos valores rondaban los 80 mA o 90 mA, valores para nada despreciables.

Midiendo la caída de tensión en cada componente se encontró la ubicación del problema: había caída de tensión en los resistores R_7 y R_8 correspondientes a la etapa de control del *switch* del banco. En ellos caían [PONER VALOR TENSIONES].

[AGREGAR IMAGEN CON EL REDONDEL ROJO DE LOS RESISTORES EN CUESTIÓN]

Ese bloque estaba apagado por lo que no debería haber corriente circulando por sus componentes. Testeando continuidad en el nodo de [LA FIGURA QUE FALTA ARRIBA] hay un cortocircuito con tierra. Se desoldó el TBJ, el cual se partió a la mitad. Probablemente haya estado quemado, lo cual explicaría el humo visto previamente en el primer intento de medición que se había creído erróneamente que provenía de alguno de los fusibles. El cortocircuito seguía estando por lo que también se extrajo el JFET, momento en el cual se solucionó el problema.

Nuevamente se incorporan las fuente de tensión y esta vez sí se obtiene el resultado esperado: 33 V a la salida con corriente nula. Incorporando cargas de prueba se aprecia que la corriente de salida varía. El MOSFET de la tierra flotante sigue ausente pero se pudo corroborar el correcto funcionamiento del encendido y apagado de una celda.

4.3. Problemas de diseño del prototipo

Entre mediciones fallidas y valores no esperados, se pudieron identificar algunos errores de diseño. Por un lado por huellas mal elegidas, y por otro, por errores en el esquemático. Antes de detallarlos es importante destacar que ninguno de estos problemas son críticos ni inhibieron el circuito. Aunque simples de corregir para la versión final, requirieron de trabajo y tiempo al momento de identificarlos.

En primer lugar se tienen los problemas en las huellas, comenzando por la de los JFET. Debido a una confusión con los TBJ, los cuales usan el mismo encapsulado pero diferente configuración de los pines, la huella en *KiCad* no coincidió con la dada en la *datasheet*, como se muestra en la figura ??.



Figura 14: *Pinout* del JFET MMBFJ201 según la hoja de datos (a) y como fue configurado en la huella de *KiCad* (b).

De forma similar, la huella de los diodos *zener* estaba invertida. Esto significó una inversión del ánodo y el cátodo como se aprecia en la figura ??.




Figura 15: Huella del diodo *zener* utilizada en *KiCad*.

Siendo un elemento de protección, no tiene un rol activo en el funcionamiento del circuito, es más, si todo se desarrolla correctamente nunca debería actuar. Pero

el hecho que se encuentre en directa conduciendo cuando no debería provocó valores altos de tensión en el nodo del *gate* de los N-MOSFET cuando el sistema está apagado.

[PONER DIAGRAMA DE LA MALLA DEL CIRCUITO Y COMPLETAR]
[ESTA BIEN DECIR QUE LA TENSION ERA DE 3.3-0.7 EN EL GATE CUANDO ESTABA APAGADO?]

Por otro lado, se tiene la huella de los P-MOSFET. Aunque técnicamente era la huella correcta, la hoja de datos da un comentario que no se tuvo en cuenta. En la figura ?? se ve que hay una región que debería estar libre de cobre en la placa, indicada como "KEEP OUT AREA".




Figura 16: Vista inferior del transistor P-MOSFET FDMS6681Z mostrada en su *datasheet*.

Al no incorporar esa zona, hubieron complicaciones al momento de soldarlo: hicieron falta varios intentos de soldar y desoldar el transistor para evitar que el *drain* entre en cortocircuito con el plano de tierra. Finalmente, lo que se decidió hacer es con un destornillador raspar parte del cobre y así evitar que entre en contacto con el MOSFET, como se muestra en la figura ??.



Figura 17: Foto del transistor P-MOSFET FDMS6681Z soldado indicando la corrección que se hizo para que no haya cortocircuito entre el *drain* y el plano de tierra.

Al margen de los errores de huellas, hubo otro error menor de diseño con el *jumper* del primer banco. Recordemos que se incorporaron *jumpers* para cada banco, de forma que se pueda medir por separado cada uno usando siempre la misma bornera como salida para colocar carga. Sin embargo, para el primer banco, fue mal diseñado como se aprecia en la figura ??.




Figura 18: Esquema de cómo fue diseñado el circuito prototipo erróneamente en *KiCad* (a) y cómo debería haber sido (b).

El objetivo de los *jumpers* era poder seleccionar si la tensión de la bornera de salida correspondía a una de tres opciones: solo el banco 1, los bancos 1 y 2, o los tres bancos. Sin embargo, como fue diseñado el circuito, el *jumper* correspondiente al primer banco no tenía función alguna, y, en caso que se conecte, se estaría poniendo peligrosamente en cortocircuito a las celdas.

Otro inconveniente fue la forma en la que se soldaron los transistores N-MOSFET. Con el objetivo de minimizar el uso de vías, se utilizaron algunos de los componentes THT para conectar pistas entre capas opuestas. Esto fue práctico usando resistores y diodos pero no fue buena idea con los transistores. Debido a tener pines gruesos, a la forma del encapsulado y a la ubicación en la placa, soldar en la capa *front* resultó incómodo. Como consecuencia de esto, las soldaduras quedaron desprolijas

y se torna complicado el proceso de desoldado si fuera necesario.

Por último, el mayor problema que tuvo la placa fue una pobre elección de P-MOSFET como *switch* del circuito *by-pass* de banco. Cuando el transistor debía estar encendido, la tensión V_{GS} era de alrededor de 1,8 V, sin embargo, la tensión de umbral típica (extraída de su hoja de datos) es de 1,7 V. Esto quiere decir que, aunque técnicamente el MOSFET estaba conduciendo, lo hacía con una resistencia R_{DS} alta entre *drain* y *source*. Es por esto que se veían valores más bajos de lo esperado en la salida: unos 400 mV caen en cada uno de estos transistores cuando están encendidos. Es por esto que se decidió cambiarlo para el circuito final.

Problemas que recordamos: - X Huella JFET (corto en la fuente de tensión) - X Huella PMOS (corto de drain con tierra) - X Huella del Zener (casualidad) - X Jumper del banco 1 esta mal puesto - X NMOS con soldaduras en las dos capas - El PMOS no era correcto Seguir investigando: - Zener funciona raro (no permite que el gate llegue a 0V)

5. Circuito final

Con la confirmación de funcionamiento del prototipo, se prosiguió al diseño del sistema final. La principal premisa del trabajo es que sea modular, por lo que se optó por numerosos circuitos pequeños en lugar de uno solo grande como fue el prototipo. En un principio se pensó en mantener las celdas con los portapilas en una placa por separado del resto del circuito dado el tamaño que le agrega a cada módulo. Sin embargo, finalmente se descartó esa idea, resultando en tres circuitos diferentes:

1. Circuito de celdas: cada una es un módulo que alberga el portapilas, con su *switch*, LED e inversor.
2. Circuito de bancos: con el *switch by-pass* de las celdas y desde donde se envían las señales de control a todas las celdas del mismo banco.
3. Circuito central: donde se inserta el controlador y desde donde parten las señales de control a todo el sistema, y a donde llegan las señales de censado de las celdas.




Figura 19: Diagrama de transporte de señales de control entre los módulos.

De esta forma, se armaron doce circuitos de celdas, cuatro circuitos de banco y un circuito central.

Al margen de los cambios de diseño del *hardware*, también sufrió cambios el controlador. Debido a la mayor cantidad de celdas en comparación con el prototipo, son necesarios muchos más pines del controlador, más de los disponibles. Esto implica un cambio de lógica al momento de enviar las señales para maximizar el uso de cada pin de salida de la placa programable.

Al no alcanzan los pines del controlador para todas las señales que debe enviar si fuera una por cada celda, se optó por enviar la información en serie para todas las celdas de un banco. Para este rol fue que se utilizó un *shift-register* con *latch* (SR). Más información sobre este componente se provee en la sección del diseño de circuito de banco.

Por otro lado, otro objetivo que se planteó fue el de armar todos los circuitos, siempre que sea posible, con componentes SMD. De esta forma, buscamos:

- Minimizar el área de placa de cobre usada,
- Facilitar el planchado y perforado de las placas,

- Identificar de forma clara qué corresponde a una entrada y/o salida, y qué al circuito propio de cada módulo,
- Aprender a soldar componentes SMD.

Otro punto a destacar fue que se decidió acerca de qué topología conformarían los módulos conectados. Ya haciendo pruebas y mediciones con el prototipo mismo, rápidamente se mostró la incomodidad al tener que usar cables *dupont* para todo el conexionado. Cables demasiado largos, fácil de enredarse y que no enganchan con firmeza, complican mucho la instalación del banco de prueba. Para esto es que se decidió eliminar el uso de cables individuales y utilizar más que nada pines que encastren entre los módulo para conectarlos.

A la primera configuración planteada se la denominó "tren". Consistía en usar pines 90° macho a un lado de la placa y hembra en el extremo opuesto. De esta forma, podrían conectarse de costado cada módulo. Sin embargo, esta configuración tenía tres grandes problemas. Por un lado, los pines hembra y macho 90° no están a la misma altura, por lo que se tendría que soldar de forma muy cuidadosa para garantizar un encastre correcto. A su vez, el hecho que haya señales compartidas entre todas las celdas de un mismo banco implicaría que la señal entra por un costado de la placa y tendría que trasladarse a través de todo el circuito hasta la salida en el otro extremo para que el siguiente módulo reciba la señal correcta. Esto complicaría enormemente el ruteo de la placa. Por último, si se tuviera un banco con varias placas de celda, sería necesario mucho espacio en una mesa y sería complicado moverlas sin necesidad de desconectarlas. Por todo esto fue que se decidió optar por la segunda configuración.

La otra opción era la configuración "torre". Este caso era mucho más simple: los módulos de celdas se montarían uno encima de otro mediante pines y, abajo de todo como si fueran los cimientos, estaría el módulo del banco. Esto facilitaba en gran medida el ruteo (no hace falta trasladar la señal de entrada de un lado a otro de la placa), el transporte y el espacio necesario. La única condición estrictamente necesaria es que el pin macho que recibe las entradas desde el "piso de abajo" tenga un equivalente hembra apuntando hacia arriba para transmitir las hacia el siguiente módulo. Para esto se usaron los pines hembra-macho o también llamados pines hembra largos de la figura ???. Otro inconveniente menor es la poca rigidez estructural

de la torre, pero se asumió que los pines tienen un agarre suficientemente fuerte como para mantener a las placas en pie. Con todos los problemas solucionados, esta configuración torre fue la elegida.




Figura 20: Tira de diez pines hembra-macho utilizados.

5.1. Diseño del circuito de las celdas

El principal problema a tratar fue el de los pocos pines del controlador. Antes de utilizar el *shift-register*, se pensó en colocar un microcontrolador en cada módulo de celda. De esta forma, mediante comunicación I2C se podría enviar la señal de encendido o apagado a cada módulo utilizando solo dos vías. Esto permitiría conectar la cantidad de celdas que se deseen por banco. Sin embargo, se descartó esta idea debido al aumento de precio que implica y su complejidad de implementación. Finalmente se terminó optando por el envío de información en serie en una etapa anterior, y que cada módulo de celda simplemente reciba como entrada su señal de control.

5.1.1. Versión 2.0

El circuito, en grandes rasgos, se mantuvo como en el prototipo, al menos en cuanto a su funcionamiento. Sin embargo, sí hubieron diferencias constructivas en pos de la modularidad del sistema. El circuito propiamente dicho fue igual salvo por la incorporación de un inversor para la señal de control negada, como entrada en la base del transistor Q_3 .

En el prototipo, para las señales negadas se utilizó el integrado **CD40106** que contenía seis inversores. En este caso, sería un desperdicio de recursos y espacio montar uno de esos por módulo, por lo que se identificaron dos opciones: tener tanto señal de control como señal negada como entradas, o incorporar un inversor más simple por módulo. Se optó por la segunda opción, y, ante la imposibilidad de conseguir inversores individuales, se implementó un inversor CMOS discreto. Para esto se utilizaron los MOSFETS **AO3400** (canal N) y **AO3401** (canal P), como se muestra en la figura ??.




Figura 21: Diagrama del inversor CMOS discreto implementado.

Al igual que en el prototipo, se implementó un pequeño circuito con un LED. Mediante un TBJ NPN, se abre o cierra la malla del dispositivo según sea la señal de control del *switch* de la celda. De esta forma, se puede ver claramente cuándo es que cada celda está encendida.

Cada módulo tiene una cantidad de entradas definidas para poder funcionar correctamente. En un principio están V_{cc} y GND . Por un lado, necesarios para la etapa de control del módulo, la malla del LED y el inversor CMOS, y por otro para que las tierras de todos los circuitos estén acopladas. A su vez están los buses positivo y negativo de cada banco (*bus_pos* y *bus_neg*). Éstos son tanto entrada como salida: si la celda está prendida, ésta impone su diferencia de tensión entre estos buses, pero a la vez, también deben coincidir con los buses de todas las celdas del banco dado que están en paralelo. Finalmente se tiene el control global. Éste es

una señal de control separada de las individuales para cada celda. Con el objetivo de simplificar la comunicación, se decidió enviar, además de las señales de control individuales para cada módulo, una señal compartida para todas ellas. Dado que el control se hace por banco y no por celda, éste sería el control utilizado en el funcionamiento normal del sistema. Para poder seleccionar entre esta señal global y la individual, se usa un *jumper*.

Con respecto a la entrada de control individual, se hicieron varias consideraciones. En un principio, como cada módulo envía al siguiente exactamente la misma información que recibe, cada módulo necesariamente tiene que recibir las señales de control de todas las celdas individuales del banco. Para esto se utilizó una tira de siete pines hembra-macho, uno por módulo de celda en el banco. La tarea de asignar qué señal se corresponde a qué módulo se dejó para hacerse a mano. Esto se hizo mediante una tira de pines macho dobles y un *jumper*. El sistema montado se muestra en la figura ??.




Figura 22: Configuración realizada para la entrada de las señales de control en cada módulo de celda.

En celeste está diagramado el conexionado entre las dos tiras de pines. Importante destacar que el lado izquierdo de la tira de pines macho doble no está conectado con el lado derecho. Pero los pines del lado izquierdo sí están conectados todos entre sí, los cuales son la señal de entrada al módulo en cuestión. De esta forma, mediante un

jumper puede seleccionarse cuál de las siete entradas termina siendo la que realmente controla la celda.

Por otro lado, también se tienen las salidas de censado. Se decidió tomar el valor de tensión de cada módulo de celda el valor de *cell_neg*, es decir, el nodo entre el terminal negativo del portapilas y el *drain* del N-MOSFET. Se utilizó un sistema igual que para las entradas de control: cada módulo tiene las tensiones de todos los módulos del banco. Mediante un *jumper* es que se le asigna a cada módulo su salida correspondiente de entre los siete posibles. Para colocarlo se usa otra tira de siete pines macho dobles.

Con todo esto ya quedan definidas las entradas y salidas de cada módulo de celda. Se tienen veinte pines dobles hembra-macho de entrada/salida:

- Pin Vcc.
- Dos pines GND. Son dos para facilitar el ruteo (si no habría que usar más vías).
- *bus_pos*.
- *bus_neg*.
- Pin de control para todos los módulos del banco *Vcontrol_global*.
- Siete pines de control individual (uno por módulo de celda en el banco).
- Siete pines de censado de *cell_neg* (uno por módulo).

Luego está el tema de la estabilidad mecánica de la torre. Ya se mencionó que el agarre de los pines hembra-macho es fuerte. Sin embargo, para mayor seguridad, se tomaron dos medidas. En un principio, en cada ocasión que se utilizaron dichos pines, se tomaron siempre tiras dobles. De esta forma, la cantidad de pines que se conectan entre un módulo y el siguiente se duplica. El único problema de esto es que no se venden en el país pines hembra-macho dobles, por lo que se utilizaron en cada instancia dos tiras simples (salvo en un caso por temas de espacio en la placa). Por otro lado, la otra medida para hacer más robusta la torre fue colocar los pines en diferentes lados de la placa. Con estas dos medidas, la torre debería mantenerse firme incluso si se conectara la máxima cantidad de celdas posibles por banco.

Existe otro inconveniente del que hasta ahora no se habló: la altura de cada módulo. Para ser más específico, la altura del portapilas. El problema reside en que los pines, a pesar de ser mucho más largos que unos hembra comunes, aún así no son más largos que el alto del portapilas. Esto significaría que una celda no podría conectarse con otra por encima. Para solucionar esto se decidió usar otra iteración de los mismos pines. Es decir, entre módulo y módulo hay otras tiras de pines como se ve en la figura ???. De esta forma, hay un muy pequeño espacio entre cada módulo, por donde entran sin problema los componentes SMD del circuito.




Figura 23: Dos módulos de celdas (versión 2.1), una por encima de otra, con los pines de conexión.

Como datos de color, se menciona que el MOSFET de canal N que enciende y apaga cada celda se colocó con la cara metálica del encapsulado apuntando hacia afuera de la placa. Esto permite que tenga lugar disponible en caso que se desee incorporar un disipador. No es necesario para esta topología pero, en caso de querer aumentar la corriente a la salida, puede hacer falta. Por otro lado, también se utilizó, como en el prototipo, un fusible de 3 A en cada celda en la malla de salida. Además, se creó una pequeña zona libre de cobre en torno a los tornillos sujetadores del portapilas. Esto se hizo para que las tuercas que ajustan no estén en contacto con el plano de tierra del circuito.

En cuanto al ancho de las pistas, se tomó para las pistas de la malla de potencia 1,5 mm y para las pistas de la etapa de control, 0,4 mm. Ambas fueron elegidas de

forma tal que puedan sin problemas tolerar la corriente máxima que puede atravesar cada pista. Los valores fueron seleccionados con la tabla dada por Peterson (2025) [?].

Finalmente, para facilitar el *debuggeo* se instalaron tres *test-points*: uno en la base del TBJ PNP, otro en el nodo de *gate* del *switch* N-MOSFET y el último a la salida del inversor.

Con todo esto, el circuito resultó como se ve en las figuras ?? y ??.






Figura 24: PCB diseñado en *KiCad* del módulo de una celda, versión 2.0.



(a) Modelo 3D del frente.



(b) Modelo 3D del reverso.

Figura 25: Modelos 3D del módulo de una celda, versión 2.0.

5.1.2. Versión 2.1

La versión 2.0 del módulo de celdas tuvo una vida muy corta. Por un lado, debido a un error de cálculos, se diseñó el módulo para que sea parte de un banco de hasta seis celdas. Sin embargo, el máximo real de módulos conectados que permite el SR es siete. A su vez, hubo un problema mucho más grave: la celda nunca se apagaba. Incluso cuando su señal de control era de apagado, el PNP se mantenía encendido. Esto provocaba un camino de baja impedancia entre el bus positivo y la tierra, mediante los transistores Q_2 y Q_3 de la figura ???. Este problema ya había sido detectado en el prototipo pero se lo había descartado como una falla en la impresión

de la placa. Finalmente se encontró la verdadera respuesta, y era efectivamente un problema de diseño. Los resistores R_2 y R_3 , al ser tan grandes ($10\text{ M}\Omega$ y $1\text{ M}\Omega$ respectivamente), provocaban una significativa caída de tensión ante cualquier diminuta corriente parásita o de fuga que los atravesasen. Dicha caída era suficientemente alta como para encender el PNP, por ende, encendiendo el N-MOSFET de *switcheo*. Reemplazándolos por resistores de $100\text{ k}\Omega$ y $10\text{ k}\Omega$ se solucionó el problema. Es curioso notar que este efecto no se veía en simulaciones, dado que era causado por corriente parásitas que el motor del *LTspice* no simula.

Dado que el diseño estaba claramente incorrecto, se creó una nueva versión del módulo de celdas, corrigiendo algunos de los errores encontrados y aplicando otras tantas mejoras.

En un principio, se decidió eliminar el control global de todo el banco del diseño. Se lo consideró innecesario y que agregaba pines y *jumper*s excesivos. Ahora, si se desea apagar o prender todas las celdas de un mismo banco, simplemente se le envía a todas señales iguales en lugar de decidir de qué forma tomar la entrada de control. Esto permitió eliminar el pin de *Vcontrol_global* y la tira de tres pines macho con el *jumper* de selección de entrada de control. A su vez, al eliminar este pin de las entradas se simplificó el ruteo, lo cual también se eliminó la necesidad de que hayan dos pines de GND separados.

Por otro lado, hubieron mejoras en cuanto a la estabilidad mecánica de cada torre. En lugar de usar tiras de pines hembra-macho dobles, se instalaron orificios para una varilla roscada de 3 mm en cada esquina de la placa. Así se reemplazaron las tiras dobles por simples, ahorrando en tiras de pines a comprar y espacio en la placa. De esta forma, se tiene ahora certeza absoluta de la robustez de la instalación por las varillas.

Por último, en lugar de una vía se utilizó un resistor SMD de 0Ω . Éste cumple la misma función pero ocupando menos espacio y sin la necesidad de hacer orificios en la placa.

Con todos los cambios mencionados, también se pudo achicar ligeramente el tamaño de cada módulo (unos pocos milímetros por lado). De este modo, el PCB resultó como se muestra en las figuras ?? y ??.






Figura 26: PCB diseñado en *KiCad* del módulo de una celda, versión 2.1.



(a) Modelo 3D del frente.



(b) Modelo 3D del reverso.

Figura 27: Modelos 3D del módulo de una celda, versión 2.1.

A diferencia de la versión anterior, esta sí funcionó como era esperado y se cumplieron exitosamente las pruebas básicas de funcionamiento del módulo. Sin embargo, unos resultados fueron algo alarmantes.

5.1.3. Versión 2.2

Mientras se realizaban las pruebas de funcionamiento en los módulos de celda v2.1, se descubrió que el valor de tensión de $cell_neg_1$, el nodo del terminal negativo de las celdas del banco 1, era negativo. Este valor se volvía más negativo a medida que se agregaban más bancos en serie, llegando a unos -500 mV cuando se tenían cuatro bancos instalados. Esto es alarmante porque ese mismo nodo es el que se

censa mediante del multiplexor analógico, el cual, para no dañarse, puede recibir tensiones menores a medio volt negativo. Dado que se está alcanzando dicho umbral, era necesario reducir (en módulo) dicha tensión. Cabe destacar que este fenómeno se da solamente en los nodos *cell_neg* de las celdas del banco 1.




Figura 28: Esquema simplificado de un sistema de tres bancos de una celda cada uno.

transistor, pero con un valor de impedancia significativo. Esto implica una caída de tensión, lo que conlleva a que el nodo *cell_neg1* adquiera un valor de tensión negativo.

Otro dato a destacar es que las corrientes mostradas en el diagrama no son iguales. Su magnitud respeta el ordenamiento $I_{c3} > I_{c2} > I_{c1}$ debido a que la caída de tensión en cada etapa de control aumenta a medida que aumenta el número de banco.

Este efecto se tornó mucho más notorio al disminuir las resistencias de R_2 y R_3 .

La causa del problema mencionado se puede analizar de forma más visual mediante el diagrama de la figura ???. El inconveniente radica en que las mallas de control de cada módulo reciben corriente de la misma celda a la que están conectadas y cierran por tierra.

Esto quiere decir que la única forma en la que la malla se cierra y la corriente regresa a las celdas es mediante la tierra. Cuando el N-MOSFET de GND está cerrado, o lo que es equivalente, cuando la celda del banco 1 está prendida, la corriente retorna sin problema alguno. Sin embargo, cuando dicha celda se encuentra apagada, el MOSFET está abierto. Mediante pruebas empíricas se descubrió que la corriente de todas formas circula a través del

Éstas están relacionadas con la corriente consumida en la etapa de control durante el encendido. La solución no era trivial: se podrían aumentar nuevamente dichas impedancias pero eso significaría regresar el problema que tuvo el módulo v2.0, donde era imposible apagar la celda.

Finalmente se descubrió otra alternativa. Mediante la colocación de un tercer resistor entre R_2 , R_3 y la base del PNP como se muestra en la figura [FIGURA].

R_2 [Ω]	R_3 [Ω]	R_{base} [Ω]	$cell_neg_1$ [V]
100 k	10 k	0	−0,510
560 k	56 k	100 k	−0,428
560 k	56 k	560 k	−0,280

Cuadro 2: Comparación de valores de resistencias con su respectivo valor de tensión del nodo $cell_neg_1$.

[SEGUIR]

De esta forma, se diseñó la tercera y última variante del módulo de celda, la versión 2.2 como se aprecia en las figuras ?? y ?. Como este efecto ya se descubrió que *LTspice* no lo simula, los valores exactos de los resistores no se encontraron hasta que se implementó físicamente el circuito. A su vez, como una alternativa, se instaló un *jumper* soldado para poder cortocircuitar el nuevo resistor R_{base} en caso que se desee regresar a la topología de los módulos v2.1.






Figura 29: PCB de la versión 2.2 del módulo de celda.



(a) Modelo 3D del frente.



(b) Modelo 3D del reverso.

Figura 30: Modelos 3D del módulo de una celda, versión 2.2.

5.2. Diseño del circuito de los bancos

Se comienza con la problemática inicial, el switch de bypass, como se menciona anteriormente el P-MOSFET utilizado en el prototipo, no cumplía con el comportamiento esperado, se vuelve al panorama inicial en la búsqueda de componentes, resultando en dos opciones:

P-MOSFET	$V_{GS(TH)}$ [V]	$R_{DS(on)}$ [Ω]	$R_{\theta JA}$ [$\frac{^{\circ}C}{W}$]
IRLML6402	-1.2	0.065	100
AO3401	-1.3	0.085	125

Cuadro 3: Comparación de criterios para la selección del MOSFET de canal P.

Ambos muy similares pero siendo el **IRLML6401** con ventaja. Al cambiar a un dispositivo de baja potencia es necesario analizar a la potencia que se verá exigido dicho componente. En este caso se supone una temperatura de funcionamiento de $60^{\circ}C$ y del datasheet del componentes se obtiene que $T_j = 150^{\circ}C$, se calcula la potencia máxima permitida para el componente con (??), obteniendo $P_{permitida} = 900\text{mW}$

$$P_{permitida} = \frac{T_{jmax} - T_{funcionamiento}}{R_{\theta JA}} \quad (1)$$

A continuación se realiza analiza la potencia en el P-MOSFET del banco 1, aumentando la cantidad de bancos totales, dicho switch siempre encendido y los bancos superiores siempre apagados de forma tal de exponer el switch al caso de mayor exigencia de corriente. Debe destacarse que la carga del sistema se modifica para mantener la corriente constante en la salida en 3 A para todas las matrices.

Cantidad de bancos	V_{gs} [V]	V_{ds} [V]	I_d [A]	Potencia[mW]
2	-1.86	-134.6	-1.5	202.8
3	-1.79	-221.4	-2.03	450.7
4	-1.78	-250.2	-2.3	577.3
5	-1.767	-268.0	-2.47	662.47
6	-1.75	-280.3	-2.58	723.7

Cuadro 4: Potencia en el P-MOSFET en el banco 1 para distinta cantidad de bancos en la matriz.

Como se ve en la tabla (??) este dispositivo disipa energía dentro de los limites

establecidos en el datasheet, por lo tanto, para la cantidad de bancos fabricados se cumple con no necesitar disipador. De todas formas a modo preventivo en caso de resultar en una potencia mayor en el circuito físico se conecta un segundo P-MOSFET quedando ambos en paralelo. Esto logra dividir la corriente entre ambos MOSFETS, disminuyendo la potencia que disipa cada uno significativamente, en este caso no es de interés que sea una división simétrica de corriente, el único objetivo es no trabajar cerca de la potencia límite. Cabe aclarar que se analiza el caso del bypass del banco 1 ya que es que disipa la mayor cantidad de potencia, en los bancos superiores, la potencia disipada en los bancos superiores resulta menor a los 300 mW.

Ya que el V_{GS} logrado se encuentra cerca del umbral de encendido, el MOSFET opera en una región para la cual el fabricante no especifica el valor de R_{DSon} de funcionamiento. A partir de los valores de la tabla ??, se puede estimar que $R_{DS} = \frac{V_{DS}}{I_D} \simeq 100 \text{ m}\Omega$. Por lo tanto al utilizar el esquema de doble P-MOSFET (fig. ??), la resistencia equivalente resulta $R_{DSeq} = \frac{R_{DSon}}{2}$. Por lo tanto no solo se observa una mejora en cuanto a potencia, al dividirse la corriente en ambos P-MOSFETS, si no que al reducir R_{DSeq} , reduce V_{DS} y por consecuencia incrementa ligeramente el V_{GS} . Esto significa una menor caída de tensión entre bus_{pos} y bus_{neg} , resultando en un mejor bypass. Por otro lado, como buena práctica [?], se agrega una pequeña resistencia en el gate de cada MOSFET, asimismo, se busca una conexión simétrica en las pistas que unen a los MOSFETS en el PCB.




Figura 31: Conexión del P-MOSFET en paralelo

Asimismo se ve en la figura ??, se agrega una resistencia en el gate de cada MOSFET como buena práctica indicada en [?] y luego en el diseño de PCB se busca asegurar una conexión simétrica en las pistas que unen a los MOSFETS.

Para este modulo, se evalúa la necesidad de utilizar el jfet, se realizan pruebas con solo los elementos del banco en una placa (fig. ??). El principal motivo para agregarlo es para mejorar el apagado del PMOS, un apagado más veloz ayuda a evitar solapamientos entre el PMOS del módulo banco y el NMOS del módulo celda.




Figura 32: Placa de pruebas de P-MOSFET y JFET.

Se obtienen as siguientes mediciones:




Figura 33: Medición en banco de prueba del V_{GS} del PMOS.

Como se puede observar, es claro el beneficio del JFET. Agregarlo permite que

el PMOS pueda efectivamente apagarse, el caso sin JFET se queda en el límite entre el encendido y apagado. En cuanto a la velocidad, son unos pocos μ s de diferencia, pero son los suficientes para provocar un solapamiento con el NMOS del módulo celda. Por lo tanto el módulo banco, continúa con JFET.

El módulo banco es el encargado de distribuir las señales de control a las celdas en su dominio. Como se menciona anteriormente, el encargado de realizar esta tarea es el SR, no se exigen criterios exigentes para seleccionar un componente, el componente que más se ajusta al proyecto es el **74HC595**. Como característica a destacar es que tiene registro de almacenamiento (latch). Este se trata de un componente de 8-bits, el cual permite manejar 8 salidas a partir de 3 señales de entrada. Al enviar la información de las 8 salidas en serie por un solo pin se logra reducir la cantidad de pines de forma significativa.

Su funcionamiento se basa en dos registros, *registro de desplazamiento*, el cual recibe la información en serie y el registro de almacenamiento, este guarda toda la información y la envía de forma paralela a sus 8 salidas de forma simultánea. Las señales de control se envían por el pin SERIAL DATA INPUT (DATA), un bit a la vez, de forma simultánea, se envía un pulso por el pin SHIFT CLOCK. Este último pin al recibir un pulso se encarga de desplazar todos los pines una posición ingresando el bit al registro de desplazamiento. En este estado en las salidas del SR no es posible ver los bits enviados, es necesario enviar un pulso en LATCH CLOCK (LATCH) para enviar todos los bits almacenados.

En cuanto los pines OUTPUT ENABLE (OE) y RESET se conectan directamente a GND y VCC. El primero se encarga de habilitar las salidas en paralelo, esta pin es active-low (entrada negada), por lo tanto se enciende un cero lógico, al colocarlo a GND, las salidas quedan siempre habilitadas. La situación es similar con el pin RESET, es una entrada active-low, por lo tanto un cero lógico resetea el registro de desplazamiento sin modificar las salidas actuales. El pin SERIAL DATA OUTPUT sirve para conectar otros SR en serie, y como las salidas son de alta impedancia, es seguro dejarlo desconectado.

Por lo tanto, para cada banco se necesitan 3 pines para manejar el SR, DATA, CLOCK y LATCH. Para no utilizar pines o señales de control adicionales, se aprovecha el SR para enviar la señal de control del banco, resultando en 7 salidas paralelas restantes. Este valor es el que se toma como límite de celdas por banco. Como se ve

en la figura ?? la primer salida se designa al control del banco y el resto de forma ordenada ascendente a las celdas. A cada salida se le colocan un resistor en serie como protección ante los picos de corriente que se pueden generar debido al inversor en el módulo celda. Para estos resistores se busca que sean valores menores a 500Ω , su único objetivo es evitar el pico de corriente, no debería haber una gran caída de tensión debido a este.




Figura 34: Diagrama de conexión del SR.

En el caso de las mediciones, esta instancia solo se encarga de recolectar las mediciones del terminal negativo de la celda. Este valor no será utilizado en el controlador, pero si debe estar para cumplir con las funcionalidades de la plataforma experimental. Para el presente informe esta medición se encuentra solo como una posibilidad más de medición. Como instrumento de medición se utiliza el *Multiplexor analógico*, **74HC4051** (MUX). Este componente permite conectar una salida común a uno de los 8 canales analógicos a partir de tres entradas selectoras (S0, S1 y S2). Para este caso, se utiliza como multiplexor, por lo tanto los 8 canales actúan como entradas, y el pin común como salida. La entrada de tensión negativa y el pin que habilita el dispositivo (active-low), se conectan a tierra, permitiendo un

rango de tensión para los canales entre GND y V_{cc} , como en el caso del SR queda constantemente habilitado.

La entrada del *gpio* del controlador admite como máximo 3,3V, por lo tanto se aprovecha en esta etapa a colocar un divisor resistivo en las canales del MUX. La tensión máxima permitida por el dispositivo es V_{cc} por lo tanto es divisor esta para establecer que la tensión máxima sea 3,3V obteniendo así una tensión que también cumpla con el *gpio* del controlador, La conexión de pines se observa en la figura ??.




Figura 35: Diagrama de conexión del MUX.

Para ambos integrados usados en este módulo se coloca un capacitor de desacople entre V_{cc} y GND para mantener la estabilidad en la alimentación y filtrar ruidos de alta frecuencia.

Luego para completar el PCB, se coloca el LED correspondiente al banco y los pines coincidiendo con los pines de la celda. Para la conexión con las celdas se utilizan pines hembra simples. En el caso de las entradas, se busca mejor robustez mecánica por lo tanto se decide utilizar cable plano. Se utilizan pines hembra para cable plano de 14 pines, repitiéndose tan solo GND en dos pines.

El resultado final del PCB se encuentra en la figura?? El tamaño final resulta por poco un poco más ancho que el modulo celda. Esto incluso resulta favorable para la estructura de torre, ya que proporciona más estabilidad al modulo de celdas

cuando la celda ya se encuentra colocada.




Figura 36: Diseño del PCB del módulo banco,

Para llegar al diseño final del pcb, es decir la **versión 2.2** (fig. ??) se realizaron los siguientes cambios:

1. Cambio de huellas: El primer error durante la elaboración fue utilizar huellas *DIP-16*, que luego se modificaron por huellas *SOIC-16*. Dando origen a la **versión 2.1**. Para esta versión se agregan test points en la salida del mux, y en los pines de control del SR.
2. El siguiente cambio fue eliminar resistencias de pull down en el shift register, En una versión inicial, se utilizaba el pin *OE* del SR para la llave maestra por lo cual resultaba necesario que los pines de salida no queden en alta impedancia en caso de deshabilitar las salidas. Dicha idea se descartó y los resistores se eliminaron para una mejor eficiencia del SR en la **versión 2.2**.

5.3. Diseño del circuito central

Como se mencionó previamente, como placa controladora se utilizó una **STM32 NUCLEO-F103RB**. Haciendo mediciones de testeo, rápidamente se hizo notoria la

necesidad de simplificar el conexionado entre controlador y módulos de banco al igual que entre los mismos bancos entre sí. Al haber tantas señales que debían enviarse, muchas digitales y otras analógicas que debían conectarse en pines específicos, se tornaba una tarea muy tediosa cada vez se armaba y desarmaba el sistema. Para esto es que se diseñó el llamado “circuito central”. Su tarea era ser simplemente una placa con pines hembra donde se montara la STM32, y tenga salidas mediante conectores de cable plano para enviar a cada módulo de banco. De esta forma, se reemplazaría todo el cableado por ruteo de la placa y las conexiones serían mediante tiras de catorce cables planos.

Originalmente se decidió que la placa no tenga ningún tipo de lógica circuital. Es decir, su rol es únicamente de soporte mecánico y de envío de información mediante buses.

Sin embargo, a medida que se hacían mediciones de pruebas sobre las demás placas, fueron surgiendo la necesidad (e ideas nuevas) con funciones para implementar. Para cuando se diseñó efectivamente la placa, lejos estaba de esa propuesta original muy simple de ser únicamente para simplificar el conexionado. Estas nuevas funciones agregadas fueron:

1. Una llave de apagado manual y otra automática.
2. *Switches* entre cada banco y la salida, y entre bancos.
3. Un medidor de corriente a la salida.
4. La creación de una tensión $-V_{cc}$ de -5 V .
5. Amplificadores operacionales para proteger los pines del controlador que censan tensión.

Con respecto a los *switches*, como se mencionó, hubieron uno manual y otro controlado. Ambos funcionan cortando la llegada de V_{cc} a los módulos, y de esta forma, evitando cualquier tipo de control sobre las celdas. El manual se implementó con un pulsador y funciona simplemente como un botón de prendido y apagado de todo el sistema. A su vez, el automático se implementó, con la topología mostrada en la figura [FIG], con el objetivo de apagar todo el sistema ante la detección de una falla crítica (como puede serlo, un pico demasiado alto de corriente).

[AGREGAR DIAGRAMA DEL SWITCH PMOS]

[COMPLETAR]

5.4. Problemas de diseño

Uno de los principales problemas durante el diseño del circuito inicial fue la tierra, colocando una tierra virtual en el terminal negativo se logra que funcione el sistema, pero se encontraron algunos inconvenientes. Se utiliza como banco de prueba una matriz de 2×1 , dos bancos de una celda y se observaron los siguientes resultados:

- Banco 1 OFF, Banco 2 ON,




Figura 37: Análisis de corriente para la configuración: *Banco 1 OFF, Banco 2 ON*

- Banco 1 ON, Banco 2 OFF,




Figura 38: Análisis de corriente para la configuración: *Banco 1 ON, Banco 2 OFF*

- Banco 1 ON, Banco 2 ON,




Figura 39: Análisis de corriente para la configuración: *Banco 1 ON, Banco 2 ON*

Lo primero en notar de esta situación (fig. ??) es la corriente en el MOSFET de tierra, esto provoca una tensión negativa en el terminal negativo de la celda. Analizando la corriente en cada componente del circuito de la celda, es posible notar que dicha corriente se genera en el driver del banco 2. Al encender la celda del banco 2, es decir encender el TBJ NPN Q_{2j2} , el colector queda a tierra, cerrando la malla a través de la tierra virtual del MOSFET de tierra. Como no hay una referencia a GND para cada banco, al agregar bancos aumenta la tensión que percibe el driver de dicho banco, resultando en un aumento de corriente en el colector del TBJ de encendido.

Como se ve en (fig. ??), y en (fig. ??), este efecto ocurre incluso en caso de estar

el banco 1 encendido. Al estar la celda del banco 1 encendida, se produce el efecto de la tierra virtual obteniendo que la celda tenga su terminal negativo a GND, pero al medir la corriente que circula en el MOSFET de tierra, se sigue viendo lo descripto anteriormente. Esto principalmente ocurre por que hay un único GND global para todo el circuito y la tierra virtual resulta ser el mismo.

5.5. Diseño del controlador

Para el controlador de este diseño modular, no es posible partir del controlador del prototipo, es necesario un nuevo planteo. Los principales cambios son debido a *hardware*, los cuales afectan a la lógica del software.

Toda la lógica de encendido ahora depende del SR, a diferencia del controlador del prototipo donde cada switch era un pin del *GPIO*. acá solo hay un pin de *Data* y es el SR el que se encarga de seleccionar el switch a accionar. A cada banco le corresponde un switch, y a modo de mantener todo sincronizado y ahorrar pines *GPIO*, se decide que los pines del SR *Latch* y *Clock* serán los mismo para toda la matriz. Esto implica que cada vez se envía un pulso de *clock* el bit actual en data de todos los bancos será desplazado, de igual manera con un pulso de *latch*. Por lo tanto hay que tener precaución al enviar los pulsos de *latch* y *clock* para evitar enviar información basura a los *switches*.

Por lo tanto, ahora se organiza el controlador por jerarquías. Se siguen mandando las instrucciones por *USART*, y el que las maneja es el **controlador** el cual tiene un conjunto de bancos, a cada banco le asigna un SR. Desde el banco solo se va a poder enviar un '1' o un '0', pero sin activar el *clock*, es el controlador el que se va a encargar de los mandar pulsos de *clock* y *latch* solo cuando todos los pines de data

6. Posibles mejoras

- Resistores de la salida del SR en cada celda en lugar del banco.
- Resistor chiquito de protección en el inversor de cada celda.
- Implementación de micro por celda para poder usar protocolos de comunicación más sofisticados (y eliminar los jumpers).

- Implementación de tensión negativa en cada banco (ya sea mediante otra entrada o un ICL) para que el MUX pueda correctamente medir el valor de *cell_neg*.
- Switches entre bancos y dip switches entre bancos y salida automáticos.
- Implementación de integrado para censado de corriente bidireccional.
- Implementación de V_{cc} a partir de la batería misma.

[AGREGARLE COMO REFERENCIAS LAS HOJAS DE DATOS]