1 Исследование логических элементов VDD 5V X8 2.5 V U7 VDD NOT 2.5 V Key = A <u>U1</u> Х3 2.5 V AND2 \ \ \ 2.5 V Key = B NAND2 GND 2.5 V OR2 . →GND 2.5 V NOR2 2.5 V U2 EOR2 2.5 V ENOR2

Рисунок 1.1 Схема лабораторного макета

Зададим комбинации входных переменных с помощью ключей и составим таблицу истинности элементов.




Рисунок 1.2 А=0 В=0




Рисунок 1.3 A=0 B=1




Рисунок 1.4 А=1 В=0





Рисунок 1.5 A=1 B=1

Таблицы истинности заполняем по пробникам (засвечен -1, не засвечен -0):

A	NOT
0	
1	

ТУТ ЗАПИСАНЫ 0 и 1 В СООТВЕТСТВИИ с РИС 2-5

A	В	AND2	NAND2	OR2	NOR2	EOR2	ENOR2
0	0						
0	1						
1	0						
1	1						






Рисунок 1.6 Временная диаграмма ЛЭ

Вывод: -----

Логические выражения, реализуемые ЛЭ

NOT: AND2: NAND2:

OR2: ТУТ ЗАПИСАНЫ ЛОГИЧЕСКИЕ ВЫРАЖЕНИЯ

NOR2: EOR2: ENOR2:

Промышленные микросхемы

533ЛН1, 6 логических элементов "НЕ"



Ном. номер: 35930
Артикул: 533ЛН1
РагtNumber: 533ЛН1-Au
Производитель: Россия

450 ₽ ✓ 30 шт. со склада г.Москва

— 1 +

от 15 шт. — 400 ₽

от 150 шт. — по запросу

Добавить в корзину 1 шт. на сумму 450 ₽

Описание

Стандартные серии ТТЛ: 533, 555. Время задержки 10 нс, мощность потребления 2 мВт/вентиль

6 логических элементов НЕ Корпус: 401.14-4 (FPMG14) Импортный аналог: SN54LS04

Технические параметры

Серия	533лн
Тип логичекого элемента	не(инвертор)
Кол-во элементов	6
Напряжение питания, В	4.55.5
Рабочая температура, °C	-60+125
Корпус	401.14-5
Вес, г	0.45

Рисунок 1.7 Инвертор

1554ЛП5ТБМ

Четыре двухвходовых логических элемента "Исключающее ИЛИ"

01,04,09,12 =1 03,06,08,11 <4>

GND-07

Условное графическое обозначение

Назначение выводов

Номер вывода	Обозначение	Назначение
01	A1	Вход
02	B1	Вход
03	Yl	Выход
04	A2	Вход
05	B2	Вход
06	Y2	Выход
07	GND	Общий вывод
08	Y3	Выход
09	A3	Вход
10	B3	Вход
11	Y4	Выход
12	A4	Вход
13	B4	Вход
14	Voc	Вывод питания от источника напражения

Таблица истинности

В	код	Выход				
A	В	$Y = A \oplus B = \overline{A} \cdot B + A \cdot \overline{B}$				
L	L	L				
L	н	н				
Н	L	н				
Н	н	L				
		•				

Примечание - L - низкий уровень напряжения;

Н - высокий уровень напряжения



Предельные и предельно-допустимые режимы эксплуатации

Наименование параметров режима, единица	Буквенное	Предельно-; рез	ant	Предельный режим			
измерения	параметра	Hoj		Норма			
		me Memee	же более	No Memee	не более		
Напражение питания, В	Vec	2.0	6.0	-0.5	7.0		
Входное напражение низкого уровня, В при V _{cc} < 3.0 В	V _n	0	0.2 V _{ee}	-0.5	_		
при V _{сс} ≥ 3.0 В			0.3 V _{ee}				
Входное напряжение высокого уровия, В	Vac	0.8 V _{cc}	Vec	_	Vec+0.5		
при V _{сс} < 3.0 В							
при V _{сс} ≥ 3.0 В		0.7 Vec					
Напражение, прикладываемое к выходу, В	Voc	0	Vec	-0.5	Vec+0.5		
Вкодной ток двода, мА	I _m	_	_	_	±20		
Выходной ток низкого уровия, м.А	I _{os}	-	24	_	_		
Выходной ток высокого уровия, мА	Ios	-	-24	_	_		
Выходной ток диода, мА	Ion	-	_	_	±50		
Быходной ток низкого уровил, мА при V _{ren} = 1.65 B, Ta = 25 °C	I _{ono} *	_	70	-	-		
при V _{OLD} = 1.65 В, Та = минус 60, плюс 125 °C			57				
Выходной ток высокого уровия, мА при V _{око} = 3.85 B, Та = 25 °C	I _{DMD} *	_	-60	-	_		
V _{око} = 3.85 В, Та = минус 60, плюс 125 °C			-50				
Ток вывода питания или общего вывода, мА	I _{ce} , I _{cxe}	_	_	_	±100		
Бреаст нарастания и спада сигнала на вхолах, нс В	tese ton						
Vec=3.0 B		_	3	_	150		
Vec=4.5 B	1		3		40		
V _{ec} =5.5 B	1		3		25		
Емкость нагрузки, пФ	C _L	-	50	_	500		

Рисунок 1.9 Характеристики МС «Исключающее ИЛИ»

Заменим идеальные ЛЭ на их микросхемы:

ВНИМАНИЕ! Выполняется для получения оценки ХОРОШО.




Рисунок 1.10 Схема лабораторного макета с промышленными микросхемами

ДАЛЕЕ ПРИВЕДЕНА ТЕХНИЧЕСКАЯ ДОКУМЕНТАЦИЯ НА ВСЕ МИКРОСХЕМЫ (с указанием источников и датой посещения сайтов).

Составим таблицу истинности для реальных микросхем при разных входных комбинациях.

ДАЛЕЕ СЛЕДУЮТ РИСУНКИ 1.11-1.14, показывающие работу микросхем.

Таблицы истинности ЛЭ микросхем (реальных ЛЭ) заполняем по пробникам.

A	NOT(7404N)
0	
1	

ТУТ ЗАПИСАНЫ 0 и 1 В СООТВЕТСТВИИ с РИС 1.11-1.14

A	В	AND	NAND	OR	NOR	EOR	ENOR
		(7408J)	(7400N)	(7432N)	(7402N)	(74F86D)	(4077BD)
0	0						
0	1						
1	0						
1	1						

Logic Analyzer-XLA1





Рисунок 1.15 Временная диаграмма ЛЭ промышленных микросхем

Сравним результаты для идеальных ЛЭ и реальных ЛЭ:

ТУТ ПОКАЗАНЫ РЯДОМ ТАБЛИЦЫ ИСТИННОСТИ ИДЕАЛЬНЫХ ЛЭ и ЛЭ ПРОМЫШЛЕННЫХ МС

Рисунок 1.16 Сравнение таблиц истинности



Теория:

Таблица 5.4

Значения функций $y_i(x_1, x_2)$ для простейшего логического устройства с двумя входами																	
							с дву	/мя в	ходам	ш							
4 ×	00	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
ком- щиях я х ₂	01	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
При ком- бинациях х ₁ их ₂	10	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
100	11	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
Запись	- Transferre	$y_0 = 0$	$y_1 = x_1 x_2$	$y_2 = x_1 \overline{x}_2$	$y_3 = x_1$	$y_4 = \overline{x}_1 x_2$	$y_5 = x_2$	$y_6 = \overline{x}_1 x_2 + x_1 \overline{x}_2$	$y_7 = x_1 + x_2$	$y_8 = \overline{x_1 + \overline{x_2}}$	$y_9 = x_1 x_2 + \overline{x}_1 \overline{x}_2$	$y_{10} = \overline{x_2}$	$y_{1}=x_{1}+\overline{x_{2}}$	$y_{12} = \overline{x}_1$	$y_{13} = \bar{x}_1 + x_2$	$y_{14} = \overline{x_1 x_2}$	$y_{15} = 1$
Название функции		Постоянный 0	Умножение, конъюнкция, И	Запрет по х ₂	Тождественность x_1	Запрет по x_1	Тождественность х2	Неравнозначность	Сложение, дизъюнкция, ИЛИ	Стрелка Пирса, ИЛИ-НЕ	Равнозначность	Инверсия х2, НЕ	Импликация от x_2 к x_1	Инверсия х ₁ , НЕ	Импликация от x_1 к x_2	Штрих Шеффера, И-НЕ	Постоянная 1

98

(Источники:
1) Основы электроники. Учебное пособие для вузов / И.О. Фамилия. — М.: ДМК
Пресс, 2008. — 296 с. (<u>http://</u>
2) http:// Дата посещения: 20.11.2020)
Вывод: