연구 계획서 물리 기반 수치해석과 AI로 잇는 반도체 소자-패키지 설계

01 연구 배경과 필요성

1.1 미세화 둔화와 패키징 중심의 시스템 확장

- SRAM 비트셀 면적은 N5와 N3E에서 모두 0.021 μm²로 정체되고 단일 다이는 레티클(26×33 mm)로 제한되는 반면, AI 연산 성능은 2년마다 3.0배, DRAM 대역폭은 1.6배 증가하여 **메모리 장벽**이 심화됨 [1, 2].
- 이에 따라 시스템 확장의 수단은 HBM·칩렛 기반 **2.5D/3D 이종집적과 모놀리식 3D(M3D) 집적**으로 이동하였으며 [4, 5], HBM4는 스택당 2,048-bit I/O로 2 TB/s(핀당 약 8 Gb/s)를 제공함 [3]. 배선 신호 무결성(SI)과 패키지 열·응력이 시스템 성능을 좌우하므로, **칩과 패키지를 함께 설계**하기 위한 빠르고 검증 가능한 계산 모델이 핵심 과제가 됨.




그림 1. 미세화 둔화, 메모리 장벽, 그리고 패키징에 의한 시스템 확장

1.2 계산 관점의 세 가지 병목

- **(1) 저항·손실 모델과 해석 비용**: 인쇄·박막 배선은 선폭·두께가 불균일하여 측정 DC 저항에 **비저항(물성)과 형상 효과가 섞이고**, 대면적 패널에서는 급전 거리에 따라 누적되는 **경로 저항(IR drop)**이 더해짐. RDL 두께는 HBM4 Nyquist 주파수(약 4 GHz)의 Cu 표피 깊이(약 1 μm)와 비슷해 도체 내부까지 분해하는 3차원 전자장 해석이 필요하고, 인터포저 플랫폼마다 손실 기구가 달라 반복 해석이 필요함. **(2) 모델 공백**: BEOL 상부 티어 IGZO 회로는 아래층 금속 결합과 패키지 발열에 따라 동작이 달라지나, 형상에서 생성되는 배선 매크로모델과 back gate·온도를 반영한 소자 모델을 한 넷리스트에서 다루는 흐름이 부족함. **(3) 설계 탐색**: 같은 성능을 내는 형상은 유일하지 않고, 공정 제약 안에서 다변수를 탐색해야 함.
- 본 연구자는 **AI 가속기의 메모리 경로**(인터포저 HBM4 채널·BEOL 메모리 티어)를 대상으로, **측정 DC 저항-유효 비저항-주파수 손실-eye**로 이어지며 측정과 full-wave 해석으로 검증하는 **설계 모델 계층**을 세우고 단계별 정밀도와 계산 비용을 정량화하여 이를 각각 **SI 설계 창(과제 1), 소자-배선 공동 모델(과제 2), 다중 정밀도 역설계(과제 3)**로 해결함.

02 연구 이력: 수치해석과 AI 모델링의 대상 확장




그림 2. 광소자에서 전자소자·3D 인터커넥트로 확장해 온 물리 기반 AI 설계 연구

2.1 광전소자: 양자점 수치해석과 역설계 (학위과정, 경희대학교)

- InP·CdSe core/shell/shell 양자점의 변형·밴드 구조를 반영한 유효질량 Schrödinger 방정식 수치해석으로 에너지 준위, 파동함수, 흡수·발광 스펙트럼과 외부 전기장(QCSE) 효과를 계산하였음 [P5, P6]. 서로 다른 구조가 유사한 스펙트럼을 내는 **비유일성 문제**를 tandem network [P2, P4]와 cAAE 생성형 역설계 [P3]로 다루고, InP→CdSe 전이학습으로 데이터 부족을 보완하였음 (IMID 2022·2023 Best Paper Award). 이 '수치해석-학습-재검증' 방법론은 배선·패키지 설계로 이어짐 (과제 3).

2.2 전자소자: 콤팩트 모델 자동 보정 (박사후, 고려대학교 세종캠퍼스 / 산업체)

- 물리 기반 ReRAM 콤팩트 모델을 전역→지역 최적화로 측정·TCAD 데이터에 자동 보정하고(측정 대비 MAPE 11.4%), 크로스바 배선 기생 R·C와 한 SPICE 회로에서 검증하였음 [P7]. a-IGZO TFT는 power-law 이동도·접촉 저항 모델 [6]과 ratio법·TLM에 자동 보정을 더해 파라미터를 추출하였고, 신경망 콤팩트 모델 리뷰를 공동 집필하였음 [P1]. 산업체에서는 듀얼게이트 a-IGZO TFT의 4단자 등가회로 모델로 SS·히스테리시스·Vth·Cox/Cst와 7T1C 픽셀 구동을 제작 전에 예측하는 흐름을 구축하고 있음 (과제 2).

2.3 인터커넥트: 신호무결성 해석과 3D 기생성분 서로게이트 (박사후 / 산업체)

- 박사후 과정에서 2.5D 인터포저 RDL의 선폭·간격·두께·측벽 경사에 따른 RLGC·S-parameter와 삽입손실·반사·NEXT/FEXT 해석에 참여하며, 형상 변수마다 3차원 해석을 반복해야 하는 **설계 병목**을 확인하였음. 현재는 고려대학교와 함께 **인쇄 Cu RDL 전송선로의 측정 DC 저항·선폭·두께와 유한요소 해석의 전기적 특성을 비교**하고 있음.
- 산업체에서는 칩 BEOL과 같은 다층 금속-유전체 구조인 디스플레이 백플레인을 3D FEM 메쉬→그래프로 변환하여, **GNN이 포트별 전위장을 예측하고 C 행렬과 SPICE 넷리스트를 산출**하는 서로게이트를 개발하고 전극별 오차 지도로 검증하고 있음. 이를 PCB 발열 온도장·백플레인 휨 서로게이트로 확장하며, MCP 기반 AI 에이전트의 메셔·FEM·SPICE 호출 자동화도 개발 중임 (과제 1, 3).
- 수행 과제: **중소벤처기획부 신진연구인력 채용지원사업**「인공지능(PI-GNN) 기반 초고해상도·유연 디스플레이 백플레인 설계 대체모델 개발」(S348368, 2026.05-, 8,250만원), **인천테크노파크 인공지능(AI) 기술개발 지원사업**(2026.05-, 5,687만원), **산업체 위탁과제**「3D 백플레인 커패시턴스 추출용 AI Laplace solver」(2026.03-, 3억원).

03 연구 계획: 패키지 인터커넥트와 소자를 잇는 계산 기반 설계

3.1 연구 목표와 가설

목표	**AI 가속기 메모리 경로를 위한 측정 기반 설계 모델 계층(유효 비저항·경로 저항 → RLGC·S-parameter → eye, 해석 모델-AI 서로게이트-콤팩트 모델)과 계산 비용 최적화 기술 개발**
가설	H1. 측정 DC 저항에서 역추정한 유효 비저항을 반영한 2D RLGC와 3D 전이부 서로게이트를 S-parameter로 잇는 모델 계층은 Si·유기·유리 인터포저의 누화-eye diagram을 full-wave 대비 목표 오차 내에서 적은 계산으로 재현할 수 있음 H2. back gate 결합·온도를 반영한 IGZO 콤팩트 모델과 배선 매크로모델을 한 넷리스트에서 결합하면 2T0C gain cell의 저장 시간·읽기 여유를 회로 수준에서 예측할 수 있음 H3. 불확도를 함께 출력하는 서로게이트와 다중 정밀도 솔버 검증으로 RDL 형상과 gain cell 소자·배치의 공정 제약형 역설계를 적은 솔버 호출로 수행할 수 있음



그림 3. 기존 연구에서 패키징으로의 로드맵: 측정 기반 배선·SI(과제 1)-역설계(과제 3)-TFT-배선 모델(과제 2)

3.2 과제별 연구 내용

과제 1. 측정 저항 기반 배선 모델과 인터포저 SI 설계 창: 유리 중심 (그림 4)

- **(대상)** HBM4 채널을 구현하는 **유리 코어·인터포저의 RDL·TGV**와 유사한 구조인 디스플레이 패널의 대면적 유리 위 다층 배선을 대상으로, Si·유기와 비교하여 ① 선폭·두께가 불균일한 배선의 DC 저항에서 형상 효과를 분리한 **유효 비저항**, ② 가장자리 급전에 따라 누적되는 **경로 저항(분산 RC·IR drop)**, ③ eye 여유를 지키는 선폭·간격·두께의 **설계 창**을 규명함.
- **(방법)** 측정 DC 저항과 실측 선폭·두께로 **형상 불확도를 포함한 유효 비저항을 역추정**하여 유한요소 전자장 해석(박막 표피 효과 반영)에 넣고, 패드·프로브 영향을 제거한 S21 잔차로 표면 거칠기·유전 손실을 단계적으로 추정함. RLGC·S-parameter의 인과성·수동성 확인 후 펄스 응답 중첩으로 eye를 구성하며, 3D 해석이 비싼 **TGV-RDL 전이부는 불확도를 출력하는 메쉬 인코더 서로게이트**로 예측함. 패널 경로 저항은 비저항과 구분한 분산 RC 해석으로 다룸.
- **(검증·산출물)** 고려대학교 정성엽 교수 연구실이 측정한 인쇄 Cu RDL 전송선로(DC 저항·선폭·두께)와 해석을 비교해 계산 체인을 검증하고(공동 논문 예정), **유효 비저항 추출 절차, 패널 IR drop 지도·급전 설계 가이드, 플랫폼 × 형상 eye(높이·폭·지터) 설계 창 지도**를 제공함. 이후 열·휨과 CPO로 확장.

과제 2. BEOL 상부 티어 IGZO 2T0C gain cell의 소자-배선 공동 모델 (그림 4)

- **(대상)** 로직 위 BEOL 상부 티어의 IGZO **2T0C gain cell**(비교: 3T0C)에서 아래층 금속의 back gate 결합과 패키지 발열이 쓰기 TFT의 Vth·누설을 바꿀 때, 금속층 위치·티어 간 유전체 두께·배선 배치에 따른 **저장 시간·읽기 여유**를 예측함.
- **(방법)** back gate·온도 항을 넣은 물리 기반 IGZO 콤팩트 모델(자동 보정, 잔차만 신경망 보완)의 Verilog-A 모델과, 과제 1의 RLGC(f)·저장 노드 기생 C를 vector fitting·수동성 보정한 SPICE 매크로 모델을 **한 넷리스트에서 결합하는 DTCO 흐름**을 구축함(4단자 TFT·7T1C 픽셀 모델 경험 활용).
- **(산출물)** back gate·온도 입력 Verilog-A 모델, 저장 시간·읽기 여유 지도, BEOL 배치 설계 가이드, 이후 BTS 열화를 포함한 회로 수준 신뢰성 예측으로 확장.




그림 4. 기존 소자·배선 해석에서 패키징으로의 로드맵: 측정 기반 배선-TFT 공동 모델링(과제 1·2)

과제 3. 두 설계 문제의 공정 제약형 역설계와 자동화 (그림 5)

- **(대상)** ① HBM4 RDL 형상: eye 목표·최소 L/S·최대 두께 제약 아래 배선 밀도-eye 여유의 **Pareto 해집합**(비유일성), ② gain cell: 저장 시간·면적 목표의 TFT W/L·유전체 두께·하부 금속 배치. 측정 DC 저항에서의 유효 비저항 추정도 같은 역문제로 다룸.
- **(방법·산출물)** 2D RLGC → 3D full-wave **다중 정밀도 베이지안 최적화**와 제약 조건 확산 생성 샘플링으로 적은 솔버 호출로 탐색하고, **LLM 에이전트가 MCP로 메셔·기생 C·열·휨 해석·SI 후처리·TFT 모델·SPICE를 연쇄 호출**하는 M3D·이종 집적 자동 설계 루프와 공개 벤치마크(예정)를 구축함. 이후 칩-패키지 공동설계(STCO)로 확장.




그림 5. 기존 역설계 연구에서 패키징으로의 로드맵: 생성 모델·MCP 기반 M3D·이종 집적 자동 설계(과제 3)

3.3 5개년 로드맵과 과제 수주

표 1. 5개년 연구 로드맵

연차	과제 1 (인터커넥트·패키지)	과제 2 (gain cell·DTCO)	과제 3 (역설계·자동화)
1-2년차	측정 DC 저항 기반 유효 비저항·계산 체인 검증 논문, 유리·Si·유기 RDL 설계 창(1차), 전이부 S-parameter 서로게이트	back gate·온도 입력 IGZO Verilog-A 모델, 2T0C 셀 SPICE 검증	RDL 형상 역설계 벤치마크, IGZO 트랩 상태밀도 추정
3-4년차	패널 경로 저항(IR drop)·휨 서로게이트, HBM 열 해석	배선 매크로모델 결합 gain cell 배열 DTCO, 3T0C 비교	gain cell 소자·배치 역설계, 다목적 Pareto 설계
5년차~	에이전트 기반 칩-패키지 다중물리 추출, CPO 광-전-열 확장	BTS 열화·온도를 포함한 회로 수준 신뢰성 예측	칩-패키지 공동설계(STCO)

- 과제 1의 계산 체인과 측정 비교는 임용 전부터 공동연구로 착수하여 예비 결과를 확보할 계획이며, 상용 FEM 솔버는 초기 검증과 임용 초기 연구 기반 구축에 한정하고 오픈소스 솔버(Gmsh, Elmer FEM, openEMS)로 교차 검증하며 전환하여 **임용 직후 바로 연구를 이어갈 수 있음**. 개인기초연구 공고 주기에 맞춰 **2027년 기본연구(연 0.5-0.7억)로 과제 1을 선행하고, 2027년 12월 신진연구(유형B, 연 1.5억 내외, 최대 5년)·신진연구자 인프라 지원(연 1-5억, 1년)으로 2028.3. 본 연구를 착수**하도록 수주에 노력함. 2년차부터 반도체 설계·패키징 정부 사업과 CAE/EDA 산학 과제로 확장하도록 수주에 노력하며, 현재 수행 중인 과제 3건(약 4.4억원)의 기획·수행 경험을 활용함.
- 연구 인프라: 임용 직후 **신임교원 정착지원금**으로 **다중 GPU 확장을 고려한 계산 서버**(32코어 CPU, RTX 5090, 256GB 메모리)를 구축하고, 2028년 신진연구자 인프라 지원으로 GPU를 추가함.

3.4 기대 효과

- **과학기술적**: 측정 DC 저항-유효 비저항-S-parameter-eye와 TFT-배선 공동 모델을 잇는 설계 모델 계층으로 반복적인 3차원 전자장·열 해석을 대체하여 **칩-패키지 설계 기술 개발을 가속화**함.
- **사회적**: 물리 해석과 AI를 함께 다루는 **AI 활용·계산 인재를 양성**하고, 공개 데이터셋·벤치마크·코드로 누구나 재현할 수 있는 반도체 설계 연구 기반을 공유함.
- **경제·산업적**: 인터포저 플랫폼과 BEOL 상부 티어 배치를 시제품 전에 판단하는 설계 창으로 시제품 반복·계산 자원·상용 툴 의존을 줄이고, 패키징 산업과 반도체공학전공에 연계함.

04 교육 계획

- 교육 철학: 학생이 "물리 → 수식 → 시뮬레이션 → 데이터 → 설계 판단"을 스스로 완성하도록 하며, AI는 물리를 대체하는 도구가 아니라 물리를 검증하고 반복을 줄이는 도구로 가르침.
- 담당 가능: 반도체소자, 반도체소자설계, 물리전자1·2, 전자기이론1·2, 집적회로설계, 첨단반도체패키징공학, 반도체패키징설계, 반도체신뢰성평가및분석. 신설 제안: 「반도체 수치해석 및 파이썬」(학부), 「반도체 AI 모델링」(대학원: 콤팩트 모델·인공지능·역설계). 공개 PDK·오픈소스 기반 설계-해석-검증 실습과 코드 공개로 재현 가능한 연구 습관을 지도함.

참고문헌

[1] TSMC, IEDM 2019, 2022.
[2] A. Gholami et al., "AI and memory wall," IEEE Micro (2024).
[3] JEDEC, JESD270-4 HBM4 (2025).
[4] AMD, CDNA 3 architecture white paper.
[5] TSMC press release (Apr. 2026).
[6] S. Jung et al., "Effect of Gaussian disorder on power-law contact resistance and mobility in organic field-effect transistors," IEEE Trans. Electron Devices 68, 307 (2021).

본 연구자 관련 논문

[P1] M. Cho=, **D. Jang=**, O.-J. Lee, C.-H. Kim, and S. Jung, "Artificial neural networks in semiconductor device compact modeling: A review," Appl. Phys. Rev. 13, 021327 (2026).
[P2] U. Jung=, **D. Jang=**, S. Kim, and J. Kim, "Improving the performance of optical inverse design of multilayer thin films using CNN-LSTM tandem neural networks," arXiv:2506.10044 (2025).
[P3] **D. Jang** and J. Kim, "Integrating the strengths of cVAE and cGAN into cAAE for advanced inverse design of colloidal quantum dots," J. Korean Phys. Soc. 85, 437 (2024).
[P4] **D. Jang**, S. Kim, and J. Kim, "Deep-learning-based inverse design of colloidal quantum dots," Opt. Commun. 559, 130384 (2024).
[P5] **D. Jang** and J. Kim, "Numerical comparison of quantum-confined Stark effect on emission spectra between InP- and CdSe-based colloidal quantum dots," J. Korean Phys. Soc. 83, 769 (2023).
[P6] **D. Jang**, Y. Han, S. Baek, and J. Kim, "Theoretical comparison of the energies and wave functions of the electron and hole states between CdSe- and InP-based core/shell/shell quantum dots," Opt. Mater. Express 9, 1257 (2019).
[P7] T. Lee, M. Cho, **D. Jang**, and S. Jung, "Auto calibration and SPICE simulation framework for ReRAM-based neural network circuits," Proc. IEIE Summer Conf. (2025).