"计算机组织结构"作业 05

- 1. 假定某计算机中有一条转移指令,采用相对寻址方式,共占2个字节,第一字节是操作 码,第二字节是相对位移量(用补码表示),CPU每次从内存只能取一个字节。假设执行 到某转移指令时 PC 的内容为 200, 执行该转移指令后要求转移到 100 开始的一段程序执 行,则该转移指令第二字节的内容应该是多少(二进制表示,需要在末尾加B)?
- 2. 假设地址为 1200H 的内存单元中的内容为 120CH, 地址为 120CH 的内存单元的内容为 38B8H, 而 38B8H 单元的内容为 88F9H。说明以下各情况下操作数的操作数是多少(十六 进制表示, 需要在末尾加 H)? [陈姿丽, 121250018]
 - a) 操作数采用变址寻址,变址寄存器的内容为12,指令中给出的形式地址为1200H。
 - b) 操作数采用一次间接寻址,指令中给出的地址码为1200H。
 - c) 操作数采用寄存器间接寻址,指令中给出的寄存器编号为8,8号寄存器的内容为 1200H。
- 3. 考虑一个 16 位处理器,它的一条装入指令以如下情况出现在主存,起始地址为 200。

200	Load to AC	Mode						
201	500							
202	下一条指令							

第一字的第一部分指出此指令是将一个值装入累加器。Mode 字段用于指定一种寻址方 式。若寻址方式需要的话, Mode 字段拨出一部分指定源寄存器; 这里假定使用的源寄存 器是 R1,有值 400。还有一个基址寄存器,它有值 100。地址 201 处的值 500,可以是立 即数也可以是地址计算的一部分。假定位置 399 处有值 999, 位置 400 处有值 1000, 如 此等等。请对如下寻址方式确定将被装入的操作数(十进制表示):

- a) 直接
- b) 立即
- c) 间接
- d) PC 相对
- e) 基址

- f) 寄存器
- g) 寄存器间接 h) 变址(用 R1 自动增量)

「潘琦, 121250105]

- 4. 若 CPU 取并执行一条间接地址方式指令,指令是:(a)一个要求单操作数的计算;(b)一 个转移, CPU 需要访问存储几次?
- 5. 考虑一个包括基址带变址寻址方式的处理器。假设遇到使用这种寻址方式的一条指令, 指令给定的偏移量是 1970 (十进制)。当前的基址和变址寄存器分别有十进制数 48022 和 8。操作数的地址是什么(十进制表示)?
- 6. 一 PC 相对寻址方式的转移指令存于地址为 620 (十进制) 的存储器位置中。它要转移到 530 (十进制) 位置上。指令长度为 32 位, 其中地址字段长度是 10 位, 其二进制值是什 么(二进制表示,需要在末尾加B)?
- 7. 设计一种变长操作码,以允许如下全都能编码成36位指令中: 指令有两个15位地址和一个3位寄存器号 指令有一个15位地址和一个3位寄存器号 指令没有地址或寄存器

8. 定义:

EA=(X)+是有效地址等于位置 X 的内容,并在有效地址计算后 X 增加 1 字长; EA=-(X) 是有效地址等于位置 X 的内容,并在有效地址计算前 X 减少 1 字长; EA=(X)-是有效地址等于位置 X 的内容,并在有效地址计算后 X 减少 1 字长。 考虑如下指令,它们都有(操作,源操作数,目的操作数)的格式,并操作结果放入目 的操作数。

- a) OP X, (X)
- b) OP (X), (X)+ c) OP (X)+, (X)

- d) OP -(X),(X)
- e) OP (X), (X) + f) OP (X) +, (X) +


g) OP (X) –, (X)

使用 X 作为堆栈指针,上述哪些指令能由堆栈弹出顶部两元素,完成所要求的操作(例 如, ADD 源到目的并存入目的), 并将结果压回堆栈? (按序列举出所有符合要求的指令 编号,不需要括号或任意形式的间隔)

- 9. 一时钟速率为 2.5GHz 的流水式处理器执行一个有 1.5 百万条指令的程序。流水线有 5 段并以每时钟周期1条的速率发射指令。不考虑转移指令和无序执行所带来的性能损失。
 - a) 同样执行这个程序,该处理器比非流水式处理器加速了多少(百分数)?
 - b) 此流水式处理器的吞吐率是多少(以 MIPS 为单位)?
- 10. 假设使用下面 3 种转移处理状态图 A、B、C

add \$t2, \$zero, \$zero

Loop-j: beq \$t2, \$a0, exit-j



j=0

若(j=N)则跳出内循环

addi \$t2, \$t2, 1 # j=j+1 addi \$t0, \$t0, 1 # sum=sum+1

j Loop-j


exit-j: addi \$t1, \$t1, 1 # i=i+1

j Loop-i

exit-i: ...


假设算法从流程图的左上角开始:

- a) 分析 N=10 时,使用转移处理状态图 A 的外层 for 循环预测正确率(百分数,精度: 小数点后 2 位)。
- b) 分析 N=10 时,使用转移处理状态图 A 的内层 for 循环预测正确率(百分数,精度: 小数点后 2 位)。
- c) 分析 N=100 时,使用转移处理状态图 A 的外层 for 循环预测正确率(百分数,精度:小数点后 2 位)。
- d) 分析 N=100 时,使用转移处理状态图 A 的内层 for 循环预测正确率 (百分数,精度: 小数点后 2 位)。
- e) 分析 N=10 时,使用转移处理状态图 B 的外层 for 循环预测正确率(百分数,精度:小数点后 2 位)。
- f) 分析 N=10 时,使用转移处理状态图 B 的内层 for 循环预测正确率(百分数,精度:小数点后 2 位)。
- g) 分析 N=100 时,使用转移处理状态图 B 的外层 for 循环预测正确率(百分数,精度:小数点后 2 位)。
- h)分析 N=100 时,使用转移处理状态图 B 的内层 for 循环预测正确率(百分数,精度:小数点后 2 位)。
- i) 分析 N=10 时,使用转移处理状态图 C 的外层 for 循环预测正确率(百分数,精度:小数点后 2 位)。
- j) 分析 N=10 时,使用转移处理状态图 C 的内层 for 循环预测正确率(百分数,精度: 小数点后 2 位)。
- k) 分析 N=100 时,使用转移处理状态图 C 的外层 for 循环预测正确率 (百分数,精度: 小数点后 2 位)。
- 1)分析 N=100 时,使用转移处理状态图 C 的内层 for 循环预测正确率 (百分数,精度:小数点后 2 位)。
- 11. 如下图所示,假设沿总线和通过 ALU 的传播延迟分别为 20ns 和 100ns。由总线将数据拷贝到寄存器需要 10ns。



请问以下操作需要的最少时间为多少?

- a) 将数据从一个寄存器传送到另一个寄存器;
- b) 使用 ALU 增量程序计数器。
- 12. 控制器如下图所示。假定它的控制存储器是 24 位宽。微指令格式的控制部分分成两个字段。一个 13 位的微操作字段用来指定将要完成的微操作。一个地址选择字段用来指明能引起微指令转移的条件,这些条件是基于 8 个标志来建立的。
 - a) 地址选择字段有多少位?
 - b) 地址字段有多少位?
 - c) 控制存储器容量为多少(单位:字节)?



- 13. 典型的微处理器是用不同地址去访问指定设备控制器中的 I/O 数据寄存器、控制和状态寄存器。这些寄存器被称为端口(port)。Intel 8088 使用两类 I/O 指令格式。一类格式中,8 位操作码指定 I/O 操作,后随 8 为端口地址;另一类格式中,I/O 操作码隐含指示端口地址在 16 位的 DX 寄存器中。
 - a) 第一类寻址模式下,8088 能寻址多少端口?
 - b) 第二类寻址模式下,8088 能寻址多少端口?
- 14. 在编程式 I/0 中,处理器陷入一个等待循环来检查 I/0 设备状态。为提高效率,可编写 这样的 I/0 软件:处理器周期性地检查设备状态,若设备未就绪,处理器跳转到执行其 他任务,在某指定时间长度的间隔后处理器再次检查设备状态。
 - a) 考虑采用上述方法向打印机一次 1 字符地输出数据。打印机以 10 字符/秒速度运行。若每 20ms 扫描一次它的状态,需要查询几次才能得到获得打印机就绪状态?
 - b) 接着考虑一个具有单一字符缓冲器的键盘。平均而言,字符以 10 字符/秒的速度被 敲入。然而两次连续按键的时间间隔是 60ms。I/0 程序应该以什么频率扫描键盘? (单位:次/秒)
- 15. 考虑某系统对一个设备使用了中断驱动式 I/0, 此设备以平均 64kbps 的速度连续传送数据。
 - a) 假设中断处理大约用 $100 \, \mu \, s$,每字节中断一次,确定处理器时间的百分之几被这个 I/0 设备所消耗。(百分数,精度:整数)
 - b) 假设这个设备有两个 16 字节的缓冲器并当一个缓冲器满时才中断处理器一次。执行此中断服务时,处理时间需要延长(每传送一个字节处理器要用大约 8 μ s),重复上问。(百分数,精度:整数)
- 16. 在一个系统中, 经由总线的一次数据传送用 500ns。总线控制的传递, 无论是由处理器

到 DMA 模块还是由 DMA 模块到处理器,两个方向上都是用 200ns.一个有 400kbps 数据 传输率的 I/O 设备使用了 DMA 来传送 128 字节的块,每次传送 1 字节的数据。

- a) 若使用突发模式 DMA,即块传送之前 DMA 模块获得总线控制权并一直维持对总线的控制直到整个块传送完。设备占用总线多长时间(含获取总线控制和交回总线控制)? (单位:毫秒,精度:小数点后4位)
- b) 若使用周期窃取式 DMA, 重复上问。
- 17. 假设一个主频为 1GHz 的处理器需要从某个成块传送的 I/0 设备读取 1000 字节的数据到 主存缓冲区中,该 I/0 设备一旦启动即按 400kbps 的数据传输率向主机传送 1000 字节 数据,每个字节的读取、处理并存入内存缓冲区需要 1000 个时钟周期,则以下 4 种方式下,在 1000 字节的读取过程中,
 - a) 采用查询方式,每次处理一个字节,一次状态查询至少需要 60 个时钟周期。CPU 用在该设备的 I/O 操作上的时间为多少? (单位:毫秒,精度:小数点后 3 位)
 - b) 问题 a)中 CPU 处理 IO 时间占整个处理器时间的百分比为多少? (百分数,精度: 小数点后 2 位)
 - c) 采用中断驱动 I/O 方式,外设每准备好一个字节发送一次中断请求。每次中断响应需要两个时钟周期,中断服务程序的执行需要 1200 个时钟周期。CPU 用在该设备的 I/O 操作上的时间为多少? (单位:毫秒,精度:小数点后 3 位)
 - d) 问题 c)中 CPU 处理 IO 时间占整个处理器时间的百分比为多少? (百分数,精度: 小数点后 2 位)
 - e) 采用周期挪用 DMA 方式,每挪用一次主存周期处理一个字节,DMA 初始化和后处理的时间为 2000 个时钟周期,CPU 和 DMA 没有访存冲突。CPU 用在该设备的 I/O 操作上的时间为多少?(单位:毫秒,精度:小数点后 3 位)
 - f) 问题 e)中 CPU 处理 IO 时间占整个处理器时间的百分比为多少? (百分数,精度: 小数点后 2 位)

18. 以 0-、1-、2-、3-地址法分别编写程序来计算:

 $X = (A + B \times C) / (D - E \times F)$

0 地址	1 地址	2 地址	3 地址
PUSH M	LOAD M	MOV(X < -Y)	MOVE $(X < -Y)$
POP M	STORE M	ADD(X < -X + Y)	ADD(X < -Y + Z)
ADD	ADD M	SUB(X < -X - Y)	SUB(X < -Y - Z)
SUB	SUB M	$MUL(X < -X \times Y)$	$MUL(X < -Y \times Z)$
MUL	MUL M	DIV(X < -X/Y)	DIV(X < -Y/Z)
DIV	DIV M		

其中,0地址法是采用了堆栈,每次对堆栈顶端的两个数进行操作,例如 ADD 实际上是用堆栈次顶端的数加上堆栈顶端的数。

19. 某计算机指令系统采用定长指令字格式,指令字长 16 位,每个操作数的地址码长 6 位。 指令分为 2 地址、1 地址和 0 地址三类。如果 2 地址的指令有 k2 条,0 地址的指令有 k0 条,那么1地址的指令最多有多少条? (提示:任何指令不能有二义性,即任何指令无法同时用2-、1-、0-地址法中两种或两种以上方式解释。) [刘璟,121250083]

20. 假设某个计算机只有一条指令:

SUBS X 累加器减去位置 X 处的内容,结果存入累加器和位置 X 处。通过编程实现以下功能:

- a) 将位置 X 处的数据传输到累加器
- b) 将累加器的数据传输到位置 X 处
- c) 将位置 X 处的内容加到累加器

(提示:可以使用1个或多个内容为0的位置Y、Z······)


21. 考虑一个通过指令流水线来处理的长度为 n 的指令序列。假设遇到一条有条件或无条件转移指令的概率为 p,并假设执行转移 I 时转移到非连续地址的概率是 q。请重新写出使用 k 段流水线执行 n 条指令所需总时间的公式和加速比公式。

(为简化问题,认为只当发生转移的指令 I 在流水线上最后一段刚一出现时,总清流水线并撤销线上正在进行的指令。)

	Time						Branch penalty							
	1	2	3	4	5	6	7	8	9	10	11	12	13	14
Instruction 1	FI	DI	со	FO	EI	wo								
Instruction 2		FI	DI	со	FO	EI	wo							
Instruction 3			FI	DI	со	FO	EI	wo						
Instruction 4				FI	DI	со	FO							
Instruction 5					FI	DI	со							
Instruction 6						FI	DI							
Instruction 7							FI							
Instruction 15								FI	DI	со	FO	EI	wo	
Instruction 16									FI	DI	со	FO	EI	wo

- 22. 根据题 12, 回答以下问题:
 - a) 无条件转移指令应该如何完成?
 - b) 如何避免转移,即描述一条不指定任何(有条件的和无条件的)转移的微指令?
- 23. 有一个 ALU 不能做减法,但它能加两个输入寄存器并能对两个寄存器的各位取逻辑反。 其中,数据以二进制补码形式存储。请根据以下 4 种情形,列出用该 ALU 实现减法时控 制器必须完成的操作。
 - a) 1地址直接寻址
 - b) 1地址间接寻址
 - c) 2地址直接寻址
 - d) 2地址间接寻址
- 24. 以题 11 中的图为例,加一个数到 AC。请写出该数为以下情形分别所需要的微操作序列:
 - a) 立即数

- b) 直接寻址的操作数
- c) 间接寻址的操作数
- 25. 下图所示的栈保存在内存中,寄存器中存储了栈限(分配给该栈的最小地址)、栈指针(栈顶地址)和栈基(分配给该栈的最大地址)。请写出 push 和 pop 该栈所对应的微操作序列。



- 26. 一个指令周期有 4 个主要阶段:取指、间址、执行和中断。硬布线方式实现时,采用一个 2 位的寄存器来标志当前阶段,但微程序式控制器却不需要类似的标志。请问为什么 硬布线式控制器需要这些标志,而微程序式控制器不需要这些标志?
- 27. CPU 有 16 个寄存器,一个 ALU 有 16 种逻辑功能和 16 种算术功能,一个移位器有 8 种操作,所有这些组件都与一个 CPU 内部总线相连。假设 ALU 的输入和输出都位于寄存器中,设计一种微指令格式能指定此 CPU 的各种微操作。
- 28. 在包含 DMA 模块的系统中,一般 DMA 存取主存储器的优先级比处理器存取主存储器的优先级高,为什么?
- 29. 假定某计算机的 CPU 主频为 500MHz, 所连接的某个外设的最大数据传输率为 160kbps, 该外设接口中有一个 16 位的数据缓存器, 相应的中断服务程序的执行时间为 500 个时钟周期,则是否可以用中断方式进行该外设的输入输出? 假定该外设的最大数据传输率改为 16Mbps,则是否可以用中断方式进行该外设的输入输出?
- 30. 若某计算机有 5 级中断,中断响应优先级为 1>2>3>4>5,而中断处理优先级为 1>4>5>2>3。 要求完成以下工作:

- a) 设计各级中断处理程序的中断屏蔽字(假设1为屏蔽,0为开放)。
- b) 若在运行主程序时,同时出现第 2、4 级中断请求,而在处理第 2 级中断过程中, 又同时出现 1、3、5 级中断请求,画出此程序运行过程示意图。
- 31. 题目 17 中,如果设备的速度提高到 40Mbps,则上述 3 种方式中,哪些是不可行的? 为什么?对于可行的方式,计算出 CPU 花在该设备 I/0 操作上的时间占整个处理器时间的百分比?