# 2024《数字逻辑与处理器基础》处理器大作业

# MIPS 单周期处理器设计 2024/05/15

#### 一、实验目的

- 1. 掌握 MIPS 单周期处理器的控制通路和数据通路的设计原理和 RTL 实现方法;
- 2. 利用 Vivado 对处理器进行时序和面积分析,掌握评估处理器性能的关键指标;
- 3. 添加简易神经网络运算单元,掌握从算法映射到硬件的加速原理;

#### 二、 MIPS 指令集

# 1. MIPS 指令集子集

lw, sw, lui,

add, addu, sub, subu, addi, addiu, mul

and, or, xor, nor, andi, sll, srl, sra, slt, sltu, slti, sltiu,

beq, j, jal, jr, jalr

## 2. MIPS 指令格式


Instruction         OpCode[5:0]         Rs[4:0]         Rt[4:0]         Rd[4:0]         Shamt[4:0]         Funct[5:0]           lw rt, offset (rs)         0x23         rs         rt         offset           sw rt, offset (rs)         0x2b         rs         rt         offset           lui rt, imm         0x0f         0         rt         rd         0         0x20           addu rd, rs, rt         0         rs         rt         rd         0         0x21           sub rd, rs, rt         0         rs         rt         rd         0         0x22           subu rd, rs, rt         0         rs         rt         rd         0         0x22           subu rd, rs, rt         0         rs         rt         rd         0         0x22           subu rd, rs, rt         0         rs         rt         rd         0         0x22           subu rd, rs, rt         0         rs         rt         rd         0         0x22           subu rd, rs, rt         0         rs         rt         rd         0         0x22           subu rd, rs, rt         0         rs         rt         rd         0         0x22	Z. MIIFS 相令	711 24								
sw rt, offset (rs)         0x2b         rs         rt         offset           lui rt, imm         0x0f         0         rt         imm           add rd, rs, rt         0         rs         rt         rd         0         0x21           sub rd, rs, rt         0         rs         rt         rd         0         0x22           subu rd, rs, rt         0         rs         rt         rd         0         0x22           subu rd, rs, rt         0         rs         rt         rd         0         0x22           subu rd, rs, rt         0         rs         rt         rd         0         0x22           subu rd, rs, rt         0         rs         rt         rd         0         0x22           subu rd, rs, rt         0         rs         rt         rd         0         0x23           mul rd, rs, rt         0         rs         rt         rd         0         0x02           addi rt, rs, imm         0x09         rs         rt         rd         0         0x24           do rd, rs, rt         0         rs         rt         rd         0         0x25           xor rd, rs, rt         0	Instruction	OpCode[5:0]	Rs[4:0]	Rt[4:0]	Rd[4:0]	Shamt[4:0]	Funct[5:0]			
Dui rt, imm	lw rt, offset (rs)	0x23	rs	rt	offset					
add rd, rs, rt         0         rs         rt         rd         0         0x20           addu rd, rs, rt         0         rs         rt         rd         0         0x21           sub rd, rs, rt         0         rs         rt         rd         0         0x22           subu rd, rs, rt         0         rs         rt         rd         0         0x23           mul rd, rs, rt         0x1c         rs         rt         rd         0         0x23           mul rd, rs, rt         0x1c         rs         rt         rd         0         0x23           mul rd, rs, rt         0x1c         rs         rt         rd         0         0x02           addi rt, rs, imm         0x08         rs         rt         rd         0         0x02           addi rt, rs, imm         0x09         rs         rt         rd         0         0x02           addi rt, rs, imm         0x09         rs         rt         rd         0         0x24           or rd, rs, rt         0         rs         rt         rd         0         0x25           xor rd, rs, rt         0         rs         rt         rd         0	sw rt, offset (rs)	0x2b	rs	rt	offset					
addu rd, rs, rt         0         rs         rt         rd         0         0x21           subu rd, rs, rt         0         rs         rt         rd         0         0x22           subu rd, rs, rt         0         rs         rt         rd         0         0x23           mul rd, rs, rt         0 x1c         rs         rt         rd         0         0x23           mul rd, rs, rt         0 x1c         rs         rt         rd         0         0x02           addi rt, rs, imm         0x08         rs         rt         imm         imm           addi rt, rs, imm         0x09         rs         rt         imm           addi rt, rs, imm         0x09         rs         rt         rd         0         0x24           or rd, rs, rt         0         rs         rt         rd         0         0x25           xor rd, rs, rt         0         rs         rt         rd         0         0x26           nor rd, rs, rt         0         rs         rt         rd         0         0x26           nor rd, rs, rt         0         rs         rt         rd         0         0x27           adi r	lui rt, imm	0x0f	0	rt		imm				
sub rd, rs, rt         0         rs         rt         rd         0         0x22           subu rd, rs, rt         0         rs         rt         rd         0         0x23           mul rd, rs, rt         0x1c         rs         rt         rd         0         0x02           addi rt, rs, imm         0x08         rs         rt         imm           addi rt, rs, imm         0x09         rs         rt         imm           addi rt, rs, imm         0x09         rs         rt         rd         0         0x24           or rd, rs, rt         0         rs         rt         rd         0         0x24           or rd, rs, rt         0         rs         rt         rd         0         0x25           xor rd, rs, rt         0         rs         rt         rd         0         0x26           nor rd, rs, rt         0         rs         rt         rd         0         0x27           andi rt, rs, im         0x0c         rs         rt         rd         0         0x27           andi rt, rs, imm         0x0c         rs         rt         rd         shamt         0         0x22           sr	add rd, rs, rt	0	rs	rt	rd	0	0x20			
subu rd, rs, rt         0         rs         rt         rd         0         0x23           mul rd, rs, rt         0x1c         rs         rt         rd         0         0x02           addi rt, rs, imm         0x08         rs         rt         imm           addi rt, rs, imm         0x09         rs         rt         imm           and rd, rs, rt         0         rs         rt         rd         0         0x24           or rd, rs, rt         0         rs         rt         rd         0         0x24           or rd, rs, rt         0         rs         rt         rd         0         0x25           xor rd, rs, rt         0         rs         rt         rd         0         0x26           nor rd, rs, rt         0         rs         rt         rd         0         0x27           andi rt, rs, imm         0x0c         rs         rt         rd         0         0x27           andi rt, rs, shamt         0         0         rt         rd         shamt         0           sra rd, rt, shamt         0         0         rt         rd         shamt         0x03           slt rd, rs, rt	addu rd, rs, rt	0	rs	rt	rd	0	0x21			
mul rd, rs, rt         0x1c         rs         rt         rd         0         0x02           addi rt, rs, imm         0x08         rs         rt         imm           addi rt, rs, imm         0x09         rs         rt         imm           and rd, rs, rt         0         rs         rt         rd         0         0x24           or rd, rs, rt         0         rs         rt         rd         0         0x25           xor rd, rs, rt         0         rs         rt         rd         0         0x26           nor rd, rs, rt         0         rs         rt         rd         0         0x26           nor rd, rs, rt         0         rs         rt         rd         0         0x27           andi rt, rs, imm         0x0c         rs         rt         rd         0         0x27           andi rt, rs, imm         0x0c         rs         rt         rd         shamt         0         0x227           andi rt, rs, shamt         0         0         rt         rd         shamt         0x02           sra rd, rt, shamt         0         0         rt         rd         shamt         0x03	sub rd, rs, rt	0	rs	rt	rd	0	0x22			
addi rt, rs, imm         0x08         rs         rt         imm           addiu rt, rs, imm         0x09         rs         rt         imm           and rd, rs, rt         0         rs         rt         rd         0         0x24           or rd, rs, rt         0         rs         rt         rd         0         0x25           xor rd, rs, rt         0         rs         rt         rd         0         0x26           nor rd, rs, rt         0         rs         rt         rd         0         0x27           andi rt, rs, imm         0x0c         rs         rt         rd         0         0x27           andi rt, rs, imm         0x0c         rs         rt         rd         0         0x27           andi rt, rs, imm         0x0c         rs         rt         rd         0         0x27           andi rt, rs, imm         0x0c         rs         rt         rd         shamt         0         0x27           andi rt, rs, imm         0         0         rt         rd         shamt         0x02           sra rd, rt, shamt         0         0         rt         rd         shamt         0x02	subu rd, rs, rt	0	rs	rt	rd	0	0x23			
addiu rt, rs, imm         0x09         rs         rt         imm           and rd, rs, rt         0         rs         rt         rd         0         0x24           or rd, rs, rt         0         rs         rt         rd         0         0x25           xor rd, rs, rt         0         rs         rt         rd         0         0x26           nor rd, rs, rt         0         rs         rt         rd         0         0x27           andi rt, rs, imm         0x0c         rs         rt         rd         0         0x27           andi rt, rs, imm         0x0c         rs         rt         imm         ox027           andi rt, rs, imm         0x0c         rs         rt         rd         0         0x27           andi rt, rs, imm         0x0c         rs         rt         rd         shamt         0         0x27           andi rt, rs, imm         0         0         rt         rd         shamt         0         0         0x22           srl rd, rt, shamt         0         0         rt         rd         shamt         0x03         0x22a           sltu rd, rs, rt         0         rs         rt	mul rd, rs, rt	0x1c	rs	rt	rd	0	0x02			
and rd, rs, rt         0         rs         rt         rd         0         0x24           or rd, rs, rt         0         rs         rt         rd         0         0x25           xor rd, rs, rt         0         rs         rt         rd         0         0x26           nor rd, rs, rt         0         rs         rt         rd         0         0x27           andi rt, rs, imm         0x0c         rs         rt         rd         0         0x27           andi rt, rs, imm         0x0c         rs         rt         rd         0         0x27           andi rt, rs, imm         0x0c         rs         rt         rd         0         0x27           andi rt, rs, imm         0x0c         rs         rt         rd         shamt         0         0x27           andi rt, rs, imm         0x00         0         rt         rd         shamt         0x02           sra rd, rt, shamt         0         0         rt         rd         shamt         0x03           slt rd, rs, rt         0         rs         rt         rd         0         0x2b           slti rt, rs, imm         0x04         rs         rt	addi rt, rs, imm	0x08	rs	rt		imm				
or rd, rs, rt         0         rs         rt         rd         0         0x25           xor rd, rs, rt         0         rs         rt         rd         0         0x26           nor rd, rs, rt         0         rs         rt         rd         0         0x27           andi rt, rs, imm         0x0c         rs         rt         rd         0         0x27           andi rt, rs, imm         0x0c         rs         rt         rd         0         0x27           andi rt, rs, imm         0x0c         rs         rt         rd         shamt         0           sll rd, rt, shamt         0         0         rt         rd         shamt         0x02           slt rd, rs, shamt         0         0         rt         rd         shamt         0x03           slt rd, rs, rt         0         rs         rt         rd         0         0x2a           sltu rd, rs, rt         0         rs         rt         imm         rt         imm           sltu rt, rs, imm         0x0a         rs         rt         imm         offset           j target         0x02         target         ox03         target	addiu rt, rs, imm	0x09	rs	rt		imm				
xor rd, rs, rt         0         rs         rt         rd         0         0x26           nor rd, rs, rt         0         rs         rt         rd         0         0x27           andi rt, rs, imm         0x0c         rs         rt         imm           sll rd, rt, shamt         0         0         rt         rd         shamt         0           srl rd, rt, shamt         0         0         rt         rd         shamt         0x02           sra rd, rt, shamt         0         0         rt         rd         shamt         0x03           slt rd, rs, rt         0         rs         rt         rd         0         0x2a           sltu rd, rs, rt         0         rs         rt         rd         0         0x2b           sltu rt, rs, imm         0x0a         rs         rt         imm           sltu rt, rs, imm         0x0b         rs         rt         imm           beq rs, rt, label         0x04         rs         rt         offset           jal target         0x03         target           jr rs         0         0x08	and rd, rs, rt	0	rs	rt	rd	0x24				
nor rd, rs, rt         0         rs         rt         rd         0         0x27           andi rt, rs, imm         0x0c         rs         rt         imm           sll rd, rt, shamt         0         0         rt         rd         shamt         0           srl rd, rt, shamt         0         0         rt         rd         shamt         0x02           sra rd, rt, shamt         0         0         rt         rd         shamt         0x03           slt rd, rs, rt         0         rs         rt         rd         0         0x2a           sltu rd, rs, rt         0         rs         rt         rd         0         0x2b           slti rt, rs, imm         0x0a         rs         rt         imm           sltu rt, rs, imm         0x0b         rs         rt         imm           beq rs, rt, label         0x04         rs         rt         offset           jal target         0x02         target           jal target         0x03         target	or rd, rs, rt	0	rs	rt	rd	0	0x25			
andi rt, rs, imm         0x0c         rs         rt         imm           sll rd, rt, shamt         0         0         rt         rd         shamt         0           srl rd, rt, shamt         0         0         rt         rd         shamt         0x02           sra rd, rt, shamt         0         0         rt         rd         shamt         0x03           slt rd, rs, rt         0         rs         rt         rd         0         0x2a           sltu rd, rs, rt         0         rs         rt         rd         0         0x2b           slti rt, rs, imm         0x0a         rs         rt         imm           sltiu rt, rs, imm         0x0b         rs         rt         imm           beq rs, rt, label         0x04         rs         rt         offset           jal target         0x02         target           jal target         0x03         target           jr rs         0         0x08	xor rd, rs, rt	0	rs	rt	rd	0	0x26			
sll rd, rt, shamt         0         0         rt         rd         shamt         0           srl rd, rt, shamt         0         0         rt         rd         shamt         0x02           sra rd, rt, shamt         0         0         rt         rd         shamt         0x03           slt rd, rs, rt         0         rs         rt         rd         0         0x2a           sltu rd, rs, rt         0         rs         rt         rd         0         0x2b           slti rt, rs, imm         0x0a         rs         rt         imm           sltiu rt, rs, imm         0x0b         rs         rt         offset           j target         0x02         target           jal target         0x03         target           jr rs         0         0x08	nor rd, rs, rt	0	rs	rt	rd	0	0x27			
srl rd, rt, shamt         0         0         rt         rd         shamt         0x02           sra rd, rt, shamt         0         0         rt         rd         shamt         0x03           slt rd, rs, rt         0         rs         rt         rd         0         0x2a           sltu rd, rs, rt         0         rs         rt         rd         0         0x2b           slti rt, rs, imm         0x0a         rs         rt         imm           sltiu rt, rs, imm         0x0b         rs         rt         offset           j target         0x04         rs         rt         offset           j target         0x02         target           jr rs         0         0x08	andi rt, rs, imm	0x0c	rs	rt	imm					
sra rd, rt, shamt         0         0         rt         rd         shamt         0x03           slt rd, rs, rt         0         rs         rt         rd         0         0x2a           sltu rd, rs, rt         0         rs         rt         rd         0         0x2b           slti rt, rs, imm         0x0a         rs         rt         imm           slti rt, rs, imm         0x0b         rs         rt         imm           beq rs, rt, label         0x04         rs         rt         offset           j target         0x02         target           jal target         0x03         target           jr rs         0         0x08	sll rd, rt, shamt	0	0	rt	rd	0				
slt rd, rs, rt         0         rs         rt         rd         0         0x2a           sltu rd, rs, rt         0         rs         rt         rd         0         0x2b           slti rt, rs, imm         0x0a         rs         rt         imm           sltiu rt, rs, imm         0x0b         rs         rt         imm           beq rs, rt, label         0x04         rs         rt         offset           j target         0x02         target           jal target         0x03         target           jr rs         0         0x08	srl rd, rt, shamt	0	0	rt	rd	rd shamt (				
sltu rd, rs, rt         0         rs         rt         rd         0         0x2b           slti rt, rs, imm         0x0a         rs         rt         imm           sltiu rt, rs, imm         0x0b         rs         rt         imm           beq rs, rt, label         0x04         rs         rt         offset           j target         0x02         target           jal target         0x03         target           jr rs         0         0x08	sra rd, rt, shamt	0	0	rt	rd	rd shamt				
slti rt, rs, imm         0x0a         rs         rt         imm           sltiu rt, rs, imm         0x0b         rs         rt         imm           beq rs, rt, label         0x04         rs         rt         offset           j target         0x02         target           jal target         0x03         target           jr rs         0         0x08	slt rd, rs, rt	0	rs	rt	rd 0 0x2					
sltiu rt, rs, imm         0x0b         rs         rt         imm           beq rs, rt, label         0x04         rs         rt         offset           j target         0x02         target           jal target         0x03         target           jr rs         0         0x08	sltu rd, rs, rt	0	rs	rt	rd 0 0x					
$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	slti rt, rs, imm	0x0a	rs	rt	imm					
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	sltiu rt, rs, imm	0x0b	rs	rt	imm					
jal target         0x03         target           jr rs         0         rs         0         0x08	beq rs, rt, label	0x04	rs	rt	offset					
jr rs 0 rs 0 0x08	j target	0x02	target							
	jal target	0x03			target					
jalr rd, rs 0 rd 0 0x09	jr rs	0	rs		0		0x08			
	jalr rd, rs	0	rs	0	rd	0	0x09			

## 3. MIPS 指令集参考资料

			(I	) /		ARITHMETIC	CORE INS	STRU	ICTION SET	2	OPCOI
MIPS	Dof	O.M	ongo Doto	(				FOR-	_		/ FMT /
	Kei	.ei	ence Data	6		NAME, MNE		MAT			(Hex
CORE INSTRUCT	ON SE	г			OPCODE	Branch On FP T	rue bolt	FI	if(FPcond)PC=PC+4+BranchA	ıddr (4	
		FOR	-		/ FUNCT	Branch On FP F			if(!FPcond)PC=PC+4+Branch		
NAME, MNEMO	NIC	MAI	Γ OPERATION (in Verile	g)	(Hex)	Divide	. div		Lo=R[rs]/R[rt]; Hi=R[rs]%R[r		0//
Add	add	R	R[rd] = R[rs] + R[rt]	(1)	0 / 20 <sub>hex</sub>	Divide Unsigned			Lo=R[rs]/R[rt]; Hi=R[rs]%R[r	t] (6	0// 11/10/-
Add Immediate	addi	I	R[rt] = R[rs] + SignExtImm	(1,2)	8 <sub>hex</sub>	FP Add Single FP Add	add.s	rĸ	$F[fd] = F[fs] + F[ft]$ $\{F[fd], F[fd+1]\} = \{F[fs], F[fs+1]\}$	11) ±	
Add Imm. Unsigned	addiu	I	R[rt] = R[rs] + SignExtImm	(2)	9 <sub>hex</sub>	Double	add.d	FR	{F[ft],F[ft+	113	11/11/-
Add Unsigned	addu	R	R[rd] = R[rs] + R[rt]		0 / 21 <sub>hex</sub>		igle c.x.s*	FR	FPcond = (F[fs] on F[ft]) ? 1		11/10/-
And	and		R[rd] = R[rs] & R[rt]		0 / 24 <sub>hex</sub>	FP Compare	c.x.d*	FR	FPcond = $(\{F[fs],F[fs+1]\})$ op		11/11/-
And Immediate	andi	I	R[rt] = R[rs] & ZeroExtImm	(3)		Double			$\{F[ft], F[ft+1]\}\}$ ? 1 ==, <, or <=) ( y is 32, 3c, or 3e	.:0	*****
	andi	1	if(R[rs]==R[rt])	(3)	hex	FP Divide Single	e div.s	FR	F[fd] = F[fs] / F[ft]		11/10/-
Branch On Equal	beq	I	PC=PC+4+BranchAddr	(4)	4 <sub>hex</sub>	FP Divide	222	ED	${F[fd],F[fd+1]} = {F[fs],F[fs+$	1]}/	11/11/-
Bronch On Not Foun	15	Ι	if(R[rs]!=R[rt])		5	Double			{r[n],r[n+	1]}	
Branch On Not Equa	Ibne	1	PC=PC+4+BranchAddr	(4)	5 <sub>hex</sub>		gle mul.s	FR	F[fd] = F[fs] * F[ft]		11/10/-
Jump	j	J	PC=JumpAddr	(5)	$2_{\text{hex}}$	FP Multiply Double	mul.d	FR	$\{F[fd],F[fd+1]\} = \{F[fs],F[fs+$ $\{F[ft],F[ft+1]\} = \{F[ft],F[ft+1]\}$	1]} *	11/11/-
Jump And Link	jal	J	R[31]=PC+8;PC=JumpAddr	(5)	$3_{\text{hex}}$		gle sub.s	FR	{r[n],r[n+ F[fd]=F[fs] - F[ft]	*13	11/10/-
Jump Register	jr	R	PC=R[rs]		0 / 08 <sub>hex</sub>	FP Subtract	sub.d		${F[fd],F[fd+1]} = {F[fs],F[fs+$	1]} -	11/11/-
Load Dut- IIi- 1	11	Ι	$R[rt]={24'b0,M[R[rs]]}$			Double		110	{F[ft],F[ft+	1]}	
Load Byte Unsigned	TDU	1	+SignExtImm](7:0)}	(2)	24 <sub>hex</sub>	Load FP Single	lwc1	I	F[rt]=M[R[rs]+SignExtImm]		31//-
Load Halfword	lhu	Ι	R[rt]={16'b0,M[R[rs]		25 <sub>hex</sub>	Load FP Double	ldc1	I	F[rt]=M[R[rs]+SignExtImm]; F[rt+1]=M[R[rs]+SignExtImm	(2 1+41	35//-
Unsigned			+SignExtImm](15:0)}	(2)		Move From Hi	mfhi	R	R[rd] = Hi		0 //
Load Linked	11	Ι	R[rt] = M[R[rs] + SignExtImm]	] (2,7)	nen	Move From Lo	mflo		R[rd] = Lo		0 //
Load Upper Imm.	lui	I	$R[rt] = \{imm, 16'b0\}$		$f_{hex}$	Move From Con			R[rd] = CR[rs]		10 /0/-
Load Word	lw	Ι	R[rt] = M[R[rs] + SignExtImm]	] (2)		Multiply	mult	R	${Hi,Lo} = R[rs] * R[rt]$		0//
Nor	nor	R	$R[rd] = \sim (R[rs] \mid R[rt])$		0 / 27 <sub>hex</sub>	Multiply Unsign			${Hi,Lo} = R[rs] * R[rt]$	(6	0//
Or	or	R	$R[rd] = R[rs] \mid R[rt]$		0 / 25 <sub>hex</sub>	Shift Right Arith Store FP Single	n. sra swcl		R[rd] = R[rt] >> shamt M[R[rs]+SignExtImm] = F[rt]	C	0//- 2) 39//-
Or Immediate	ori	Ι	R[rt] = R[rs]   ZeroExtImm	(3)		Store FP		Î	M[R[rs]+SignExtImm] = F[rt]		
Set Less Than	slt	R	R[rd] = (R[rs] < R[rt]) ? 1 : 0		0 / 2a <sub>hex</sub>	Double	sdc1	1	M[R[rs]+SignExtImm+4] = F[		3d//-
Set Less Than Imm.	slti	Ι	R[rt] = (R[rs] < SignExtImm)	? 1 : 0 (2)		FLOATING-PO	INT INST	BUC.	TION FORMATS		
Set Less Than Imm.			R[rt] = (R[rs] < SignExtImm)	(-)		FR opco		fmt		fd	func
Unsigned	sltiu	Ι	?1:0	(2,6)	b <sub>hex</sub>	31	26 25		21 20 16 15 11 10	6	
Set Less Than Unsig	sltu	R	$R[rd] = (R[rs] \le R[rt]) ? 1 : 0$	(6)	0 / 2b <sub>hex</sub>	FI opco		fmt		mediate	
Shift Left Logical	sll	R	$R[rd] = R[rt] \le shamt$		0 / 00 <sub>hex</sub>	31	26 25		21 20 16 15		-
Shift Right Logical	srl	R	R[rd] = R[rt] >>> shamt		0 / 02 <sub>hex</sub>	PSEUDOINST	RUCTION	SET			
		ī	M[R[rs]+SignExtImm](7:0) =				NAME	٥		RATIO	N
Store Byte	sb	1	R[rt](7:0)	(2)	28 <sub>hex</sub>	Branch Less			$blt \qquad if(R[rs] \le R[rt])$		
Store Conditional	sc	Ι	M[R[rs]+SignExtImm] = R[rt]		38 <sub>hex</sub>	Branch Grea		1	bgt if(R[rs]>R[rt])		
			R[rt] = (atomic) ? 1 :		nex	Branch Less Branch Grea			ble if(R[rs]<=R[rt] al bge if(R[rs]>=R[rt]		
Store Halfword	sh	I	M[R[rs]+SignExtImm](15:0) = R[rt](15:0		29 <sub>hex</sub>	Load Immed		. Dejai	li R[rd] = immed		_3001
Store Word	sw	Ι	M[R[rs]+SignExtImm] = R[rt]		2b <sub>hex</sub>	Move			move $R[rd] = R[rs]$		
Subtract	sub		R[rd] = R[rs] - R[rt]		0 / 22 <sub>hex</sub>	REGISTER NA	ME, NUM	BER	, USE, CALL CONVENTION		
Subtract Unsigned				(1)	0 / 22 <sub>hex</sub> 0 / 23 <sub>hex</sub>	NAME	NUMBER		USE PRES		DACROS
Subtract Unsigned	subu (1) Max		R[rd] = R[rs] - R[rt] use overflow exception		0 / 23hex					A CA	
			Imm = { 16{immediate[15]}, in	nmediate	}	\$zero	0		Constant Value 0	N.A	
	(3) Zero	oExt	$Imm = \{ 16\{1b'0\}, immediate \}$	}		\$at	1		embler Temporary ues for Function Results	No	
			Addr = { 14{immediate[15]}, im		2'b0 }	\$v0-\$v1	2-3		Expression Evaluation	No	)
			dr = { PC+4[31:28], address, ls considered unsigned numbers		comn )	\$a0-\$a3	4-7		uments	No	)
			is considered unsigned numbers test&set pair; R[rt] = 1 if pair ato			\$t0-\$t7	8-15		nporaries	No	)
BASIC INSTRUCT				.,		\$s0-\$s7	16-23		ed Temporaries	Ye	
R opcode	rs			amt	funct	\$t8-\$t9	24-25		nporaries	No	
	26 25		1 20 16 15 11 10	6.5	Tunet	\$k0-\$k1	26-27		erved for OS Kernel	No	
I opcode	rs			nediate		\$gp	28		bal Pointer	Ye	
- P	26 25		1 20 16 15		0	\$sp \$fp	29 30		ck Pointer me Pointer	Ye Ye	
J opcode			address			Sra	31		urn Address	Ye	

注: jal 指令的 R[31]=PC+8 是针对流水线处理器的情形,这是因为发生跳转时下一条指 令(PC+4)已经在执行了,所以需要保存的是接下来的第二条指令(PC+8)。而对于单周期和 多周期处理器来说,由于不存在指令同时执行的情况,因此需要保存的是下一条指令 (PC+4)<sub>°</sub>

# 4. 单周期处理器参考数据通路



注: 添加 jal、jr 等指令需要修改课件上的数据通路,这里给出一种修改方式,供大家参考。

# 三、 实验内容

- 1. **MIPS 单周期 CPU 设计** signle-cycle 文件夹中给出了单周期处理器的 RTL 实现。请阅读各个基础模块的 Verilog 代码,理解每个模块的接口和基本功能。
  - a) 根据对各个控制信号的理解,完成 MIPS 指令集子集与控制信号的真值表(如下表所示,填 0、 1、 2、 x 等),并根据填写的真值表完成 single-cycle 文件夹中控制器模块 Control.v 的 Verilog 代码实现。

	PCSrc[1:0]	Branch	RegWrite	RegDst[1:0]	MemRead	MemWrite	MemtoReg[1:0	ALUSrc1	ALUSrc2	ExtOp	LuOp	
lw												
sw												
lui												
add												
addu												
sub												
subu												
addi												
addiu												
mul												
and												
or												
xor												
nor												
andi												
sll												
srl												
sra												
slt												
sltu												
slti												
sltiu												
beq												
j						_						
jal												
jr												

表-1 MIPS 指令集子集与控制信号真值表

- b) 阅读 MIPS Assembly 1-1 中的指令代码。这段程序运行足够长时间后,寄存器 \$v0, \$v1, \$a0, \$a1, \$a2, \$a3, \$t0, \$t2, \$t3 (分别对应 2-11 号寄存器)中的值应 该是多少?
- c) 将 Inst-q1-1.txt 中的代码粘贴至 InstructionMemory.v 的相应位置,Data-q1.txt 中的代码粘贴至 DataMemory.v 的相应位置;以 test\_cpu.v 为顶层文件进行仿真。请给出 b 问中所有寄存器的仿真波形图,验证计算结果和仿真结果是否一致,验证单周期处理器的正确性。

```
MIPS Assembly 1-1
             addi $a0, $zero, 12123
1
             addiu $a1, $zero, -12345
2
             sll $a2, $a1, 16
3
             sra $a3, $a2, 16
4
             sw $a0 0($zero)
5
             beq $a3, $a1, L1
6
             lui $a0, 22222
         L1:
7
             add $t0, $a2, $a0
8
             sra $t1, $t0, 8
             addi $t2, $zero, -12123
             slt $v0, $a0, $t2
10
11
             sltu $v1, $a0, $t2
12
             lw $t3, 0($zero)
13
             j Loop
```

```
MIPS Assembly 1-2
        INIT:
0
             addi $a0, $zero, 0
1
             addi $a1, $zero, 32
2
             addi $s0, $zero, 0
        LOOP:
3
             lw $t0, 0($a0)
4
             lw $t1, 4($a0)
5
             mul $t2, $t0, $t1
             add $s0, $s0, $t2
6
7
             addi $a0, $a0, 8
8
             beq $a0, $a1, L1
9
            i LOOP
        L1:
10
             sw $s0, 0($a1)
        END:
11
            j END
```

- d) 阅读 MIPS Assembly 1-2 中的指令代码。该代码实现了乘累加运算:  $z = \Sigma_{k=0}^3 x_k y_k$ 。这段程序运行足够长时间后,寄存器\$a0,\$a1,\$s0 中的值应该是多少?
- e) 将 Inst-q1-2.txt 中的代码(对应 MIPS Assembly 1-2)粘贴至 InstructionMemory.v 的相应位置,Data-q1.txt 中的代码粘贴至 DataMemory.v 的相应位置;使用 Vivado 等软件进行仿真,顶层仿真模块为 test\_cpu.v。请给出 d 问中所有寄存器的仿真波形图,验证乘法指令的功能正确性。
- f) 基于 Vivado 工具对处理器进行综合并开展静态时序分析。要求使用附件中的 约束文件 (xdc\_for\_both.xdc), FPGA 型号选择为: xc7a35tcsg324-1。根据 Vivado 的资源和时序分析报告,分析说明 CPU 所可能达到的最高时钟频率和硬件资 源开销。请在实验报告中附上综合分析资源和时序报告截图。
- 2. 神经网络加速单元设计 相关研究工作表明,神经网络采用 8 位定点整数进行推理计算,在图像识别等应用中的精度损失通常可以忽略不计,而计算硬件开销显著下降。为此,在实验内容 1 实现的 MIPS 单周期处理器的基础上,我们添加一个低位宽 SIMD(Single Instruction Multiple Data, 单周期多数据)向量处理单元来加速神经网络中的矩阵乘法。如表-2 所示,要求在精简 MIPS 指令集中添加一条低位宽乘累加运算指令:mac。功能为:将 32 位寄存器\$rs 和\$rt 中存放的 2 个 8-bit 向量( $x_0,x_1,x_2,x_3$ )和( $y_0,y_1,y_2,y_3$ )进行乘累加运算(Multiply-accumulate Operations,MAC),并将最终结果 z 写入寄存器\$rd,运算表达式为: $z = \Sigma_{k=0}^3 x_k y_k$ 。低位宽数据在 32-bit 寄存器中的存放格式见图-1。
  - a) 在 Control.v 和 ALUControl.v 文件中(如有需要,也可以在其他文件中进行相应修改)补充 mac 指令相关控制逻辑的 RTL 实现,并在 ALU.v 文件中实现 2 个 8-bit 向量的 MAC 运算。(提示:可参照图-1 和表-2 来编写代码) 请在实验报告中简要写出你的设计思路,并粘贴关键代码。
  - b) 阅读 MIPS Assembly 2 中的指令代码。该代码实现了计算神经网络的矩阵乘法。 即Z = XY。 其中X为2 × 8的矩阵,Y为8 × 2的矩阵,Z为最终输出的运算结果,
    - $Z = \begin{bmatrix} Z_{11} & Z_{12} \\ Z_{21} & Z_{22} \end{bmatrix}$  为最终输出的 $2 \times 2$ 矩阵,存储在寄存器\$s0, \$s1, \$s2, \$s3 中。这段程序运行足够长时间后,寄存器\$s0, \$s1, \$s2, \$s3 中的值应该是多少?
  - c) 将 Inst-q2.txt 的代码粘贴至 InstructionMemory.v 的相应位置,将 Data-q2-q3.txt 的代码粘贴至 DataMemory.v 的相应位置,以 test\_cpu.v 为顶层模块进行仿真。 请给出 b 问中所有寄存器的仿真波形图,验证 b 问中计算结果是否与仿真结果一致,验证 mac 指令的功能正确性。
  - d) 请简要分析,实验内容 2 引入的低位宽单周期 mac 指令与实验内容 1 通过组合精简指令实现乘累加运算这两种实现方式的区别与特点。




图-1 mac 指令计算示意图

MIPS	Assembly 2
0	lw \$t0 0(\$zero)
1	lw \$t1 4(\$zero)
2	lw \$t2 8(\$zero)
3	lw \$t3 12(\$zero)
4	lw \$t4 16(\$zero)
5	lw \$t5 20(\$zero)
6	lw \$t6 24(\$zero)
7	lw \$t7 28(\$zero)
8	mac \$s0 \$t0 \$t4
9	mac \$a0 \$t1 \$t5
10	add \$s0 \$s0 \$a0
11	mac \$s1 \$t0 \$t6
12	mac \$a0 \$t1 \$t7
13	add \$s1 \$s1 \$a0
14	mac \$s2 \$t2 \$t4
15	mac \$a0 \$t3 \$t5
16	add \$s2 \$s2 \$a0
17	mac \$s3 \$t2 \$t6
18	mac \$a0 \$t3 \$t7
19	add \$s3 \$s3 \$a0
20	sw \$s0 32(\$zero)
21	sw \$s1 36(\$zero)
22	sw \$s2 40(\$zero)
23	sw \$s3 44(\$zero)
	END:
24	j END

Instruction	OpCode[5:0]	Rs[4:0]	Rt[4:0]	Rd[4:0]	Shamt[4:0]	Funct[5:0]
mac rd, rs, rt	0	rs	rt	rd	0	0x2d
relu rd, rs	0	rs	0	rd	0	0x2e

表-2 待添加的神经网络计算指令

#### 3. 激活函数计算

神经网络一般使用非线性激活函数对矩阵乘法结果进行处理。在推理任务中最常见的激活函数是 ReLU 函数,其运算表达式为:  $ReLU(z) = \max(z,0)$ 。然而,MIPS 精简指令集不能在单个周期内完成该运算。 如表-2 所示,要求添加一条指令: relu。功能为: 对寄存器\$rs,\$rd,若\$rs/\$rd 的值大于 0,则保持原值,否则将 0 写入寄存器\$rs/\$rd。

- a) 在实验内容 2 的基础上添加 relu 指令数据通路与控制逻辑的 RTL 实现。(提示: 该指令 1 个周期内需要从\$rs,\$rd 读取数据,再写入\$rs 和\$rd,因此需要在寄存器堆中增加一个写端口和写使能信号,并且可能需要修改 ALU 的输出端口)。请在实验报告中简要写出你的设计思路,并粘贴关键代码。
- b) 阅读 MIPS Assembly 3 中的指令代码。该代码实现了计算神经网络的矩阵乘法与激活函数运算。即Z = ReLU(XY)。其中X为2 × 8的矩阵,Y为8 × 2的矩阵, $Z = \begin{bmatrix} Z_{11} & Z_{12} \\ Z_{21} & Z_{22} \end{bmatrix}$  为最终输出的2 × 2矩阵, 4 个元素 $Z_{11}$ ,  $Z_{12}$ ,  $Z_{21}$ ,  $Z_{22}$ 分别存储在寄存器\$s0, \$s1, \$s2, \$s3 中的值应该是多少?
- c) 将 Inst-q3.txt 的代码粘贴至 InstructionMemory.v 的相应位置,将 Data-q2-q3.txt 的代码粘贴至 DataMemory.v 的相应位置。以 test\_cpu.v 为项层模块进行仿真。 请给出 b 问中所有寄存器的仿真波形图,验证 b 问中计算结果是否与仿真结果一致,验证 relu 指令的功能正确性。
- d) 根据 Vivado 的资源和时序分析报告,分析说明 CPU 所可能达到的最高时钟频率和硬件资源开销。请在实验报告中附上综合分析资源和时序报告截图。




图-2 relu 指令计算示意图

MIPS	MIPS Assembly 3							
0	lw \$t0 0(\$zero)							
1	lw \$t1 4(\$zero)							
2	lw \$t2 8(\$zero)							
3	lw \$t3 12(\$zero)							
4	lw \$t4 16(\$zero)							
5	lw \$t5 20(\$zero)							
6	lw \$t6 24(\$zero)							
7	lw \$t7 28(\$zero)							
0	mac \$s0 \$t0 \$t4							
8								
10	mac \$a0 \$t1 \$t5							
10	add \$s0 \$s0 \$a0							
	mac \$s1 \$t0 \$t6							
12	mac \$a0 \$t1 \$t7							
13	add \$s1 \$s1 \$a0							
14	relu \$s1 \$s0							
15 16	mac \$s2 \$t2 \$t4							
	mac \$a0 \$t3 \$t5							
17 18	add \$s2 \$s2 \$a0							
	mac \$s3 \$t2 \$t6							
19	mac \$a0 \$t3 \$t7							
20	add \$s3 \$s3 \$a0							
21	relu \$s3 \$s2							
22	sw \$s0 32(\$zero)							
23	sw \$s1 36(\$zero)							
24	sw \$s2 40(\$zero)							
25	sw \$s3 44(\$zero)							
	END:							
26	j END							

#### 四、实验结果与提交材料

- 1. 根据实验内容 1 给出的程序作为测试样例,对本次实验给出的 MIPS 指令集子集进行功能性仿真与验证; 提交实验报告并说明你的设计思路、代码逻辑和验证结果,并附上仿真波形图、源代码、测试代码和 xdc 约束文件; 这部分所有文件要求统一存放在 single-cycle 文件夹下;
- 2. 根据实验内容 2、3 给出的程序作为测试样例,对添加的神经网络计算指令进行功能性仿真与验证; 提交实验报告并说明你的设计思路、代码逻辑和验证结果,并附上仿真波形图、源代码、测试代码和 xdc 约束文件; <u>为方便批阅,这部分所有文</u>件要求统一存放在 accelerator 文件夹下,和实验内容 1 区分开;
- 3. 对实验内容 1 和实验内容 2、3 设计的处理器 (代码存放在不同文件夹下),要求 分别基于 Vivado 工具进行综合并开展静态时序分析,给出截图,粘贴在实验报告 的对应位置,并从时序表现和面积开销等方面分析硬件性能。

#### 五、 其他说明

- 1. 处理器大作业**提交截止时间为春季学期第 19 周周一,即 7 月 1 日 23 点 59 分(毕 业生按教学办通知及时提交)**,迟交将按时间长短相应扣分,如有特殊情况请及时联系老师和助教。
- 2. 我们鼓励讨论,但是要求所有代码与实验报告均独立完成,严禁抄袭(包括不恰当 地使用 ChatGPT)!如果被发现抄袭往年"版本"或互相抄袭,会被要求向助教、老师 单独解释自己写的代码,如果说不清楚我们将会上报系教学办处理
- 3. 如对本次处理器大作业有任何问题或建议,请发送邮件至助教邮箱 (czh23@mails.tsinghua.edu.cn),或在答疑时间进行答疑。
- 4. 针对部分没有选修"数逻实验课"的同学,我们提供了数逻实验课的相关资料(如下清华云盘链接所示),供各位同学**自行学习** Verilog 语法和相关工具的使用。 链接: https://cloud.tsinghua.edu.cn/f/cec824dad54b4dcf9c2a/