**Title**

HW-SW SystemC Co-Simulation SoC Validation Platform

**Interconnection Methodology Summary**

Contract No. 4200022968

by

 TU Braunschweig, Germany

January 3, 2012

**Document No.: IDA-SCSV-IMS-001**

**Table of Contents**

Es wurden keine Einträge für das Inhaltsverzeichnis gefunden. **Wählen Sie im Dokument die Wörter aus, die in das Inhaltsverzeichnis eingeschlossen werden sollen, und klicken Sie dann in der Formatierungspalette unter "Formatvorlagen" auf ein Überschriftenformat. Wiederholen Sie dies für alle einzuschließenden Überschriften, und fügen Sie das Inhaltsverzeichnis dann in das Dokument ein. Sie können ein Inhaltsverzeichnis auch erstellen, indem Sie auf die Option "Manuelle Formatierung" klicken und die Einträge dann manuell eingeben.**

**Table of Figures**

**Es konnten keine Einträge für ein Abbildungsverzeichnis gefunden werden.**  
Wählen Sie im Dokument die Wörter aus, die in das Inhaltsverzeichnis eingeschlossen werden sollen, und klicken Sie dann in der Formatierungspalette unter "Formatvorlagen" auf ein Überschriftenformat. Wiederholen Sie dies für alle einzuschließenden Überschriften, und fügen Sie das Inhaltsverzeichnis dann in das Dokument ein. Sie können ein Inhaltsverzeichnis auch erstellen, indem Sie auf die Option "Manuelle Formatierung" klicken und die Einträge dann manuell eingeben.

**Table of Tables**

**Es konnten keine Einträge für ein Abbildungsverzeichnis gefunden werden.**  
Wählen Sie im Dokument die Wörter aus, die in das Inhaltsverzeichnis eingeschlossen werden sollen, und klicken Sie dann in der Formatierungspalette unter "Formatvorlagen" auf ein Überschriftenformat. Wiederholen Sie dies für alle einzuschließenden Überschriften, und fügen Sie das Inhaltsverzeichnis dann in das Dokument ein. Sie können ein Inhaltsverzeichnis auch erstellen, indem Sie auf die Option "Manuelle Formatierung" klicken und die Einträge dann manuell eingeben.

SystemC/VHDL Co-Simulation Adapters

----------------------------------

ahb\_adapter\_types.h:

--------------------

Type definitions for interfacing with VHDL modules.

Defines e.g. SystemC types representing GRLIB AHB in/out signals.

ahbpipe.h/cpp:

--------------

A simple pipeline class that is used by most of the transactors in this library.

ahb\_rtlbus\_tlmslave\_transactor.h/cpp:

-------------------------------------

Transactor for connecting the GRLIB RTL AHBCTRL to an LT or AT slave.

ahb\_rtlmaster\_tlmbus\_transactor.h/cpp:

--------------------------------------

Transactor for connecting an RTL master (e.g. MMU\_CACHE, CPU) to

the AHB TLM bus model.

ahb\_tlmbus\_rtlslave\_transactor.h/cpp:

-------------------------------------

Transactor for connecting the TLM AHBCTRL to an RTL slave (e.g. MCTRL).

ahb\_tlmmaster\_rtlbus\_transactor.h/cpp:

--------------------------------------

Transactor for connecting a TLM Master (e.g. MMU\_CACHE) to

the GRLIB RTL AHBCTRL.

apb\_tlmbus\_rtlslave\_transactor.h/cpp:

-------------------------------------

Transactor for connecting the TLM APBCTRL to an APB RTL slave (e.g. GPTimer, IRQMP, MCTRL)

tlmcpu\_rtlcache\_transactor.h/cpp:

---------------------------------

Prototype transactor for connecting the LEON ISS to the GRLIB RTL MMU\_CACHE (no AMBA transactor).