

FPGA 时序约束分析报告

李兰源

2026-06-11

实验目的

本文档测试 **Pandoc + XeLaTeX + ctex** 的中文排版效果。

测试表格

信号名	类型	频率	约束状态
sys_clk	Input	100MHz	[PASS]
data_out[7:0]	Output	50MHz	[WARN]
spi_mosi	Output	25MHz	[PASS]

代码块测试

```
module top_level (  
    input wire      sys_clk,  
    input wire      sys_rst_n,  
    output reg [7:0] data_out  
);  
  
always @(posedge sys_clk or negedge sys_rst_n) begin  
    if (!sys_rst_n)  
        data_out <= 8'd0;  
    else  
        data_out <= data_out + 1'b1;  
    end  
endmodule
```

数学公式

建立时间约束：

$$t_{setup} = T_{clk} - t_{co} - t_{logic} - t_{routing} \geq 0$$

其中 $T_{clk} = 10ns$ (100MHz), $t_{co} = 2.1ns$ 。

引用

关键发现：当逻辑延迟 $t_{logic} > 5ns$ 时，必须插入流水线寄存器。这是 FPGA 设计中的经典权衡——面积换速度。

报告生成时间：2026-06-11