
#### ARM: Befehlssatz

#### Befehle zur Verarbeitung von Daten ("data processing"):

- Register/Register-Befehle: <op> <rd>, <r1>, <r2>
   (Achtung! Andere Interpretation: <rd> ← <r1> <op> <r2>)
- Transport-Befehl: MOV <rd>, <r2>
   (Achtung! Andere Interpretation: <rd> ← <r2>)
- statt <r2> ist auch eine Konstante #x zur unmittelbaren Adressierung möglich: <op> <rd> , <r1> , #x bzw. MOV <rd> , #x
- auch 1 Befehl mit 4 Registeroperanden: <op> <rd>, <r1>, <r2>, <r3>
- Instruktions-format:



• Auswahl einiger ,,data processing" Instruktionen:

ADD	Add	$rd \leftarrow r1 + r2$
ADC	Add with carry	$rd \leftarrow r1 + r2 + C$
SUB	Subtract	$rd \leftarrow r1 - r2$
SBC	Subtract with carry	$rd \leftarrow r1 - r2 + C - 1$
MUL	Multiply	$rd \leftarrow r1 \times r2$
MLA	Multiply and accumulate	$rd \leftarrow r1 \times r2 + r3$
AND	Logical AND	$rd \leftarrow r1 \text{ AND } r2$
ORR	Logical OR	$rd \leftarrow r1 OR r2$
EOR	Exclusive OR	$rd \leftarrow r1 \oplus r2$
BIC	Logical AND NOT ("Bit Clear")	$rd \leftarrow r1 \text{ AND (NOT } r2)$
CMP	Compare	set cc on r1 - r2
CMN	Compare negated	set cc on r1 + r2
TST	Test	set cc on r1 AND r2
TEQ	Test on equivalence	set cc on r1 ⊕ r2
MOV	Move register	$rd \leftarrow r2$
MVN	Move register negated	$rd \leftarrow NOT r2$

- einige Besonderheiten:
  - Programmierer kann bei jeder "data processing" Instruktion das Suffix S anfügen, wenn die Status-Bits im CPSR modifiziert werden sollen

```
Beispiel: ADDS r5, r7, r9
```

die Instruktionen <op> <rd>, <r1>, <r2> und MOV <rd>, <r2> sind mit Schiebe-Operationen kombinierbar, die das Register <r2> vor Ausführung der Operation <op> bzw. MOV mit einem der Befehle LSL, LSR, ASL, ASR oder ROR um eine Distanz dist ∈ [0,...,31] schieben

```
Beispiele: ADD r2,r3,r4,LSL #8 ; r2 \leftarrow r3 + r4 * 256 MOV r0,r1,ASR #4 ; r0 \leftarrow r1 / 16
```

- bei unmittelbarer Adressierung muß gelten:  $x = x8 \times 2^{2 \times dist}$  (mit 8-Bit Zahl x8)
- jede Instruktion kann bedingt ausgeführt werden, indem ein Prädikat cc ∈ {EQ, NE, CS(= HS), CC(= LO), MI, PL, VS, VC, HI, LS, GT, LT, GE, LE, AL(always), NV(never)} als Suffix angehängt wird

```
Beispiel: CMPS r0,r1 
ADDEQ r2,r3,r4 ; if (r0==r1) r2 \leftarrow r3 + r4 
SUBNE r2,r3,r4 ; else r2 \leftarrow r3 - r4
```

#### Sprungbefehle:

• hier wird ausschließlich die relative Adressierung mit 24-Bit Distanzen (im Zweierkomplement) eingesetzt; Instruktionsformat:

31	28	27		25	24	23		0
cond		1	0	1	L		offset	

(da alle Instruktionen in einem 32-Bit Befehlswort zu kodieren sind, kann es keine absoluten Sprungadressen geben!)


- zwei Sprungbefehle:
  - die Instruktion B (,, Branch", mit L=0) lädt den PC mit PC + 4\*offset
  - die Instruktion BL ("Branch with Link", mit L=1) kopiert zusätzlich die Adresse der folgenden Instruktion in das "link register" r14 (⇒ Unterprogrammaufruf)
- alle Sprungbefehle können mit Bedingungen versehen werden; fehlt die Bedingung, so wird das Suffix AL (*always*) angenommen
- Beispiel: CMPS r1,r9 doadd: ADD r1,r1,#1024 MOV PC,r14

#### Befehle zum Laden/Speichern von Daten aus/in Speicher:

- zwei Instruktionen: LDR rn, <ea> und STR rn, <ea>
- zur Bildung der effektiven Adresse ist nur eine indizierte Adressierung mit beliebigem Indexregister r0 bis r15 möglich
- zusätzlich kann ein konstanter 12-Bit Offset oder ein (mittels Angabe eines Schiebebefehls skalierbarer) Registeroffset addiert/subtrahiert werden
- Offset kann entweder vor Berechnung der effektiven Adresse (,,pre-indexed") oder nach Berechnung der effektiven Adresse (,,post-indexed") zum Indexregister addiert/subtrahiert werden
- bei "pre-indexed with write-back" (Notation mit "!") wird die berechnete effektive Adresse in das Indexregister geschrieben

```
• Beispiele: LDR r0,[r1,#8] ; ea=r1+8, r1 unverändert LDR r0,[r1,#8]! ; ea=r1+8, r1←r1+8 STR r0,[r1],#16 ; ea=r1, r1←r1+16 STR r5,[r2],-r3 ; ea=r2, r2←r2-r3
```

Instruktionsformat von LDR / STR:



Instruktions- pre-indexing (P=1) / post-indexing (P=0)

bits:

add offset (,,up", U=1) / subtract offset (U=0)

transfer byte (B=1) / transfer 32-bit word (B=0)

nur bei pre-indexing: write back (W=1) / no write back (W=0)

load (L=1) / store (L=0)

- bei fehlender Angabe eines Indexregisters wird eine pc-relative Adresse (pre*indexed*) mit einem 12-Bit Offset generiert (sofern möglich)
- weitere LDR r0, [r1, r2, LSL #2]!; ea=r1+r2\*4, r1 $\leftarrow$ r1+r2\*4 Beispiele: STR r1, [r6], -r4, ASR #4; ea=r6, r6 $\leftarrow$ r6-r4/16 LDR r3,x ; ea=pc+(x-pc), pc unverändert ; ea=pc+(y-pc), pc unverändert STREO r5, y