

Universidad San Carlos de Guatemala

Facultad de ingeniería.

Ingeniería en ciencias y sistemas

Laboratorio de Organización Computacional. Sección A.

Vacaciones primer semestre 2026. Catedrático:

Ing. Carlos Lozano



Práctica 2

Nombre	Carnet
Yessenia Crystabel Mazariegos Carranza	202503403
Carlos Gonzalo Fernando Montezuma Morales	202504046
Josselyn Gabriela Mendoza Camargo	202500317
Alvaro Moisés Girón Morales	202501955
Luis Emilio Arias Santizo	202502003
Luis Angel Saloj Cuma	202503517

Fecha de entrega

Viernes 12 de junio de 2026

1. Introducción

Para esta práctica se desarrollaron diversos módulos de circuitos combinacionales para la creación de una ALU, unidad aritmética lógica, la cuál es capaz de recibir dos datos de 4 bits máximo y un modo, para luego mostrar los resultados de operaciones básicas tanto lógicas como aritméticas, y también la comparación de ambos inputs (mayor, menor, igual que).

En esta práctica se realizaron varios análisis e investigaciones para conocer de qué forma los computadores realizan operaciones haciendo uso de compuertas lógicas y el sistema binario. También se indagó en el funcionamiento de circuitos integrados y compuertas lógicas transistorizadas, las cuáles explican el origen y funcionamiento de la lógica en su nivel más primordial.

2. Objetivos

Objetivo General

Diseñar y construir un circuito combinacional que sea capaz de funcionar como una ALU, implementando operaciones básicas tanto lógicas como aritméticas, y también la correcta visualización de los resultados.

Objetivos Específicos

- Realizar un módulo comparativo que pueda mostrar la relación que hay entre ambos inputs.
- Implementar un módulo aritmético que incluye las operaciones: suma, resta, multiplicación y potencia.
- Crear un decodificador BCD para el correcto display de números hasta de dos dígitos.

Funciones booleanas

SUMADOR:

Funciones Booleanas del Sumador de 4 Bits

Persona 1 - Módulo sumador completo usado en LogicCalc

Forma general para cada etapa i

$$\begin{aligned}X_i &= A_i \text{ XOR } B_i \\ \text{SUM_OUT}_i &= X_i \text{ XOR } C_i \\ G_i &= A_i \cdot B_i \\ H_i &= X_i \cdot C_i \\ C_{i+1} &= G_i + H_i\end{aligned}$$

Condición inicial: $C_0 = 0$

Bit 0

$$\begin{aligned}X_0 &= A_0 \text{ XOR } B_0 \\ S_0 &= X_0 \text{ XOR } C_0 \\ G_0 &= A_0 \cdot B_0 \\ H_0 &= X_0 \cdot C_0 \\ C_1 &= G_0 + H_0\end{aligned}$$

Bit 1

$$\begin{aligned}X_1 &= A_1 \text{ XOR } B_1 \\ S_1 &= X_1 \text{ XOR } C_1 \\ G_1 &= A_1 \cdot B_1 \\ H_1 &= X_1 \cdot C_1 \\ C_2 &= G_1 + H_1\end{aligned}$$

Bit 2

$$\begin{aligned}X_2 &= A_2 \text{ XOR } B_2 \\ S_2 &= X_2 \text{ XOR } C_2 \\ G_2 &= A_2 \cdot B_2 \\ H_2 &= X_2 \cdot C_2 \\ C_3 &= G_2 + H_2\end{aligned}$$

Bit 3

$$\begin{aligned}X_3 &= A_3 \text{ XOR } B_3 \\ S_3 &= X_3 \text{ XOR } C_3 \\ G_3 &= A_3 \cdot B_3 \\ H_3 &= X_3 \cdot C_3 \\ \text{COUT} &= G_3 + H_3\end{aligned}$$

Compuertas usadas: 74LS86 = XOR 74LS08 = AND 74LS32 = OR

Salidas finales del módulo: SUM_OUT0, SUM_OUT1, SUM_OUT2, SUM_OUT3 y COUT.

3. Roles de equipo

Integrante	Rol (Tareas en las que se involucra)
Gonzalo Montezuma	Diseño, integración y documentación
Alvaro Girón	Sumador de 4 bits
Yessenia Mazariegos	Módulo potencia
Josselyn Mendoza	Unidad lógica y comparativa
Luis Ángel Saloj Cuma	Módulo multiplicador
Luis Emilio Arias Santizo	Restador de 4 bits

4. Mapas de Karnaugh y funciones booleanas

Mapa creado para la condición de $N \geq 5$ en el decodificador BCD (utilizando el algoritmo double dabble)

$BA \backslash DC$	00	01	11	10
00				
01		1	1	1
11	1	1	1	1
10	1	1	1	1

$$D + AC + BC$$

$$D + C(B + A)$$

Mapa para la condición de $N \leq 99$ en el output a un número de 7 bits

$DCBA \backslash GFE$	0000	0001	0011	0010	0110	0111	0101	0100	1100	1101	1111	1110	1010	1011	1001	1000
000																
001																
011																
010																
110					1	1	1	1	1	1	1	1	1	1	1	1
111	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
101																
100																

$$GFE + GFC + GFD$$

$$GF(E + C + D)$$


5. Módulos de la práctica

Unidad Lógica

Para representar el **mapa del circuito completo** para un bit genérico i (donde $i \in \{0, 1, 2, 3\}$), el comportamiento de la salida final multiplexada Y_i se modela como una función de 4 variables: las entradas de datos A_i y B_i , y las señales de control de selección S_1 y S_0 del multiplexor.

Mapa de Karnaugh del Circuito: Salida Multiplexada $Y_i(S_1, S_0, A_i, B_i)$

S_1	S_0	A_i	B_i	Y_i
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1



Ecuación del Multiplexor Lógico: $Y_i = S_1'S_0'(A_iB_i) + S_1'S_0(A_i+B_i) + S_1S_0'(A_iB_i)' + S_1S_0(A_i \odot B_i)$

Análisis del Circuito: El mapa representa cómo cambian las salidas físicas según las señales de control de selección del multiplexor. Las compuertas AND (74LS08), OR (74LS32), NAND (AND + inversores 74LS04) y XNOR (XOR 74LS86 + inversores 74LS04) operan de forma simultánea, y los dos chips **74LS157** actúan como selectores para enrutar el resultado de la operación activa a las salidas Y_i de los 4 canales de bits.

Unidad Comparativa

El circuito diseñado con compuertas discretas implementa un **Validador de Rango BCD** para el blanking de los decodificadores **74LS47**. Si cualquiera de las entradas de 4 bits $X = X_3X_2X_1X_0$ es mayor a 9 (valores binarios de 10 a 15), el validador activa una señal de error $V(X) = 1$ para apagar los displays e impedir la visualización de caracteres incorrectos.

Mapa de Karnaugh del Circuito: Validador de Rango BCD ($X > 9$)

X_3	X_2	X_1	X_0	V
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

Mapa de Karnaugh (4 Variables)

		X_1X_0			
		00	01	11	10
X_3X_2	00	0	0	0	0
	01	0	0	0	0
	11	1	1	1	1
	10	0	0	1	1

 Grupo 1 (Fila 11): X_3X_2
 Grupo 2 (Bloque): X_3X_1

Fórmula de Simplificación del Validador:

$$V(X) = X_3X_2 + X_3X_1 = X_3(X_2 + X_1)$$

Esta lógica simplificada se implementa de manera duplicada en hardware: para A, se tiene $V_A = A_3(A_2 + A_1)$ (OR U3, AND U1) y para B, $V_B = B_3(B_2 + B_1)$ (OR U7, AND U6). La salida combinada Blank = $V_A + V_B$ (OR U5) es invertida mediante una compuerta NOT (U8) para generar la señal activa en bajo $EN = \text{Blank}'$ conectada a las patitas $\overline{BI}/RBO$ de los decodificadores 74LS47, apagando los displays ante cualquier entrada mayor a 9.

SUMADOR

El mapa de Karnaugh representa una etapa del sumador completo. Esta misma lógica se repite para los 4 bits del circuito, usando las entradas A, B y Cin.

La salida de suma se obtiene como:

$$S = A \text{ XOR } B \text{ XOR } C_{in}$$

Esto indica que la suma se activa cuando hay una cantidad impar de unos en las entradas.

El acarreo de salida se obtiene como:

$$C_{out} = AB + AC_{in} + BC_{in}$$

Esto significa que hay acarreo cuando al menos dos entradas valen 1. En el circuito de 4 bits, cada acarreo se conecta a la siguiente etapa hasta obtener las salidas SUM_OUT0, SUM_OUT1, SUM_OUT2, SUM_OUT3 y COUT.

Mapa de Karnaugh del Sumador Completo de 1 Bit

Base para el sumador de 4 bits: la misma etapa se replica en cascada para A0-B0, A1-B1, A2-B2 y A3-B3.

Variables por etapa: A = bit de A B = bit de B Cin = acarreo de entrada S = suma Cout = acarreo de salida

Tabla de verdad

A	B	Cin	S	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Mapa de Karnaugh para la salida S

Cin \ AB	AB			
	00	01	11	10
0	0	1	0	1
1	1	0	1	0

$$S = A \text{ XOR } B \text{ XOR } C_{in}$$

La salida S sigue un patron de paridad impar.
Por eso se implementa con dos compuertas XOR en cascada.

Aplicacion al sumador de 4 bits

$C_0 = 0$
 $X_i = A_i \text{ XOR } B_i$
 $SUM_OUT_i = X_i \text{ XOR } C_i$
 $G_i = A_i \text{ AND } B_i$
 $H_i = X_i \text{ AND } C_i$
 $C_{i+1} = G_i \text{ OR } H_i$

Salidas finales:

SUM_OUT0, SUM_OUT1,
SUM_OUT2, SUM_OUT3, COUT

Mapa de Karnaugh para el acarreo Cout

Cin \ AB	AB			
	00	01	11	10
0	0	0	0	0
1	0	0	1	1

$$C_{out} = AB + AC_{in} + BC_{in}$$

Agrupaciones principales: AB, ACin y BCin.
En el circuito se uso: $C_{out} = (A \text{ AND } B) \text{ OR } ((A \text{ XOR } B) \text{ AND } C_{in})$.

Componentes usados: 74LS86 = XOR 74LS08 = AND 74LS32 = OR

El mapa corresponde a una etapa de 1 bit, el circuito físico conecta los acarreos C1, C2 y C3 entre etapas.

Salidas del modulo: SUM_OUT0, SUM_OUT1, SUM_OUT2, SUM_OUT3 y COUT

Módulo Multiplicación

El diseño optimizado del multiplicador combinacional se fundamenta en el análisis de sus funciones booleanas mediante Mapas de Karnaugh para los bits de menor peso posicional, reduciendo la densidad de variables lógicas globales. Para el bit P0, el mapa de dos variables determina que no existen adyacencias posibles, consolidando un único grupo unitario cuya ecuación simplificada resulta en el producto directo $P0 = A0 \cdot B0$, implementado físicamente con una compuerta AND. Por otra parte, el mapa de cuatro variables para el bit P1 aísla las interacciones cruzadas de los bits de entrada; su simplificación mediante agrupaciones lógicas elimina las variables redundantes que conmutan de estado, deduciendo algebraicamente que el comportamiento de la suma con acarreo se modela bajo una función de suma exclusiva, lo que resulta en la ecuación final $P1 = (A0 \cdot B1) \oplus (A1 \cdot B0)$.

A1	A0	B1	B0	Producto	Binario	P1	P0
0	0	0	0	$0 \times 0 = 0$	0000	0	0
0	0	0	1	$0 \times 1 = 0$	0000	0	0
0	0	1	0	$0 \times 2 = 0$	0000	0	0
0	0	1	1	$0 \times 3 = 0$	0000	0	0
0	1	0	0	$1 \times 0 = 0$	0000	0	0
0	1	0	1	$1 \times 1 = 1$	0001	0	1
0	1	1	0	$1 \times 2 = 2$	0010	0	1
0	1	1	1	$1 \times 3 = 3$	0011	1	1
1	0	0	0	$2 \times 0 = 0$	0000	0	0
1	0	0	1	$2 \times 1 = 2$	0010	0	1
1	0	1	0	$2 \times 2 = 4$	0100	1	0
1	0	1	1	$2 \times 3 = 6$	0110	1	0
1	1	0	0	$3 \times 0 = 0$	0000	0	0
1	1	0	1	$3 \times 1 = 3$	0011	1	1
1	1	1	0	$3 \times 2 = 6$	0110	1	0
1	1	1	1	$3 \times 3 = 9$	1001	0	1

		B1 B0 →				
	A1 A0	00	01	11	10	
00		0	0	0	0	
01		0	0	1	1	→ Grupo 1: Minitérminos m7 y m6
11		0	1	0	1	→ Minitérminos m13 y m14
10		0	1	1	0	→ Grupo 2: Minitérminos m9 y m11

Módulo Potencia

El diseño y optimización del módulo de potencia para la elevación al cuadrado se complementa mediante el análisis del bit posicional P2, utilizando un mapa de Karnaugh de cuatro variables A3,A2,A1,A0 para identificar dependencias lógicas directas. Al transferir las dieciséis combinaciones binarias, se observa una distribución geométrica donde los estados lógicos uno (1) se concentran de forma exclusiva en la columna donde el bit A1 está activo y el bit A0 se encuentra apagado. La simplificación por adyacencia permite consolidar un único grupo máximo de cuatro casillas verticales que elimina por completo la influencia de los bits superiores A3 y A2 debido a su conmutación constante de estados, deduciendo algebraicamente la ecuación mínima abreviada $P2=A1 \cdot \bar{A}0$. Este resultado demuestra que el tercer bit del cuadrado es independiente de la magnitud alta del operando, permitiendo una implementación física directa mediante una compuerta NOT y una compuerta AND, reduciendo drásticamente el uso de sumadores en esta etapa.

Entrada A	Decimal A	Operación	Decimal Resultado	Salida Binaria	Bit P2
0000	0	$A^2 = 0^2$	0	00000000	0
0001	1	$A^2 = 1^2$	1	00000001	0
0010	2	$A^2 = 2^2$	4	00000100	0
0011	3	$A^2 = 3^2$	9	00001001	0
0100	4	$A^2 = 4^2$	16	00010000	0
0101	5	$A^2 = 5^2$	25	00011001	1
0110	6	$A^2 = 6^2$	36	00100100	1
0111	7	$A^2 = 7^2$	49	00110001	0
1000	8	$A^2 = 8^2$	64	01000000	0
1001	9	$A^2 = 9^2$	81	01010001	0
1010	10	$A^2 = 10^2$	100	01100100	1
1011	11	$A^2 = 11^2$	121	01111001	1
1100	12	$A^2 = 12^2$	144	10010000	0
1101	13	$A^2 = 13^2$	169	10101001	0
1110	14	$A^2 = 14^2$	196	11000100	0
1111	15	$A^2 = 15^2$	225	11100001	0


		A1A0			
		00	01	11	10
A3A2	00	0	0	0	1
	01	0	0	0	1
	11	0	0	0	1
	10	0	0	0	1

Módulo Decodificación BCD

El diseño de este decodificador se basa en el algoritmo double dabble, el cual se encarga de tomar un valor binario. En este caso el input es de 7 bits, por lo que se tienen entonces 7 bits que se desplazan a los 8 bits que representan las décimas y las unidades (para su display en los LEDs de 7 segmentos). En este algoritmo tenemos la operación principal del bit shift, el cuál únicamente se maneja a través de cableado y no de operaciones aritméticas, mientras tanto, el algoritmo también posee una regla, la cuál es que si uno de los valores de los bits de décimas o unidades, tienen un valor mayor o igual a 5, entonces se le debe sumar 3 posteriormente al desplazamiento de bits. Para este apartado, se realizan dos operaciones, primero un OR, AND y OR para validar si la entrada es mayor o igual que 5, esta señal será 1 si es mayor o igual que 5 y será 0 si no lo es. De esta manera, se le conecta a un sumador esta señal, de forma que se sumará el primer número (ya con un bit shift) y el segundo número será 11_2 tomando cada 11 o 00 dependiendo de la salida de la condición ≥ 5 . Este módulo comparativo y de suma se repite dos veces, para finalmente llegar a dos decodificadores BCD que se conectan directamente a 7seg displays, los cuales muestran el resultado final. Cabe

aclarar que en el primer módulo se omite un OR, ya que el valor inicial A4 es 0 (el algoritmo lo define así), entonces como el OR generaría (N+0) se omite.

Módulo de comparación y suma 2 de 4.



Módulo Resta

El diseño del restador de 4 bits se fundamenta en el método de complemento a 2, aprovechando la relación algebraica $A - B = A + B' + 1$ donde B' representa el complemento a 1 del sustraendo. Para obtener dicho complemento se emplean compuertas NOT (74LS04), las cuales niegan cada uno de los bits de entrada del operando B.

Posteriormente, el resultado de la inversión es aplicado a un sumador binario de 4 bits (7483), configurando el acarreo de entrada (C0) en nivel lógico alto para adicionar la unidad requerida por el complemento a 2. De esta manera, el circuito realiza la operación de resta mediante una suma binaria equivalente, reduciendo la complejidad de implementación y aprovechando la arquitectura interna del sumador.

El resultado obtenido se presenta en formato binario de 4 bits mediante las salidas S0, S1, S2 y S3. Cuando el resultado es negativo, éste queda representado en complemento a 2, permitiendo posteriormente la detección de error mediante el comparador 74LS85.

Mapa de Karnaugh del Circuito: Restador de 4 bits (A - B)

Tabla de verdad del Restador de 4 bits

A3	A2	A1	A0	B3	B2	B1	B0	D3	D2	D1	D0
0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	1	1	1	1	1
0	0	0	0	0	0	1	0	1	1	1	0
0	0	0	0	0	1	0	1	1	1	0	1
...	...	...	...	...	...	...	...	...	...	...	...
0	1	0	1	0	0	0	1	0	1	0	0
0	1	1	0	0	1	0	1	0	0	0	1
...	...	...	...	...	...	...	...	...	...	...	...
1	0	0	0	0	1	1	1	0	1	0	1
1	0	1	1	0	0	1	0	1	0	0	1
1	1	0	1	0	1	0	0	0	0	1	1
1	1	1	1	1	1	1	1	0	0	0	0

Variables:

- A3 A2 A1 A0 : Minuendo (A)
- B3 B2 B1 B0 : Sustraendo (B)
- D3 D2 D1 D0 : Diferencia (A - B)
- Se trabaja módulo 16 (4 bits).

Mapa de Karnaugh para cada bit de la diferencia



Fórmulas de Simplificación de la Diferencia (A - B)

$$\begin{aligned}
 D0 &= A0 \oplus B0 \oplus C0 \\
 D1 &= A1 \oplus B1 \oplus C1 \\
 D2 &= A2 \oplus B2 \oplus C2 \\
 D3 &= A3 \oplus B3 \oplus C3
 \end{aligned}$$

Donde:
 Ci : Acarreo de entrada al bit i
 (C0 = 1 para el complemento a 2)

6. Materiales utilizados

SUMADOR:

2 compuertas XOR 74LS86

2 compuertas AND 74LS08

1 compuerta OR 74LS32

1 protoboard grande

1 DIP switch de 8 posiciones

LEDs para las salidas del sumador

Resistencias para los LEDs

Resistencias de 10k Ω para las entradas del DIP switch

Cables jumpers macho-macho

Fuente de alimentación de 5V

PRESUPUESTO: Q135.00

DECODIFICADOR BCD (DOUBLE DABBLE)

2 breadboards grandes

4 Sumadores 74283

2 Decodificadores BCD 7447

2 compuertas OR 7432

1 compuerta AND 7408

2 displays a 7 segmentos ánodo común

Resistores para LEDs (330 Ω)

10 metros de Cable electrónico para breadboard

PRESUPUESTO: Q220.00

Restador:

2 Compuertas NOT (74LS04)

3 Compuertas AND (74LS08)

2 Compuertas OR (74LS032)

2 Compuertas XOR(74LS86)

1 Comparador (74LS85)

1 Sumador (74LS83)

5 Leds rojos
2 Leds verdes
1 Led amarillo
2 Display siete segmentos
2 Dip Switch 4 posiciones
8 Resistencias de 10K Ω
22 Resistencias de 220 Ω
2 Protoboard
120 Jumpers

Presupuesto: Q 365.50

Unidad Lógica y Comparativa

2 Protoboard full galleta
1 Protoboard half galleta
1 compuerta AND (74LS08)
1 compuerta OR (74LS32)
1 compuerta XOR (74LS86)
2 compuertas NOT (74LS04)
1 comparador (74LS85)
2 multiplexores (74LS157)
2 decodificadores (74LS47)
2 displays 7 segmentos Ánodo Común
4 LEDS
2 Dip Switch
12 Resistencias (10k Ω)
8 Resistencias (330 Ω)
10m Alambre para conexiones 22 AWG

Presupuesto: Q130 (tomando en cuenta que ya contaba con algunos materiales)

Multiplicador:

2 protoboard
4 Compuertas AND (74LS08)
3 Sumadores (74LS83)
8 Leds
2 Dip Switch
8 Resistencias de $10K\Omega$
8 Resistencias de 220Ω

Presupuesto: Q 130.00

Potencia:

1 Compuerta NOT (74LS04)
2 Compuertas AND (74LS08)
4 Sumadores (74LS283)
2 Multiplexores (74LS157)
8 Leds
2 Dip Switch
8 Resistencias de $10K\Omega$
8 Resistencias de 220Ω
2 Protoboard

Presupuesto: Q 145.00

7. Conclusiones

1. Los comparadores, multiplexores y diseños a través de mapas de karnaugh, son imprescindibles para el diseño digital y circuitos combinacionales. Estos simplifican funciones complejas, lo cuál ahorra componentes y ayuda a las computadora tener más información acerca de dos valores distintos, todo alcanzado haciendo uso del sistema binario.
2. Las operaciones elementales de la aritmética funcionan de la misma manera en todos los sistemas numéricos posicionales, lo que nos permite, a través de combinaciones de compuertas lógicas, lograr operar de forma lineal los inputs binarios y poder devolver resultados óptimos al atravesar funciones de dos variables.
3. La decodificación es un proceso que hace uso de diversas técnicas y descubrimientos que relacionan diferentes bases numéricas, también demuestra técnicas de operación no convencionales como lo puede ser el desplazamiento de valores y también notamos que la decodificación se puede realizar por símbolo individual o por módulos operacionales.
4. La implementación del restador de 4 bits permitió aplicar conceptos fundamentales de lógica digital, álgebra booleana y representación binaria mediante complemento a 2. A través del uso de compuertas lógicas, un sumador de 4 bits y un comparador, fue posible realizar operaciones de resta y detectar condiciones de error de manera eficiente. Este proyecto demostró la importancia de los circuitos combinacionales en el procesamiento y control de información digital.