Licenciatura em Engenharia de Sistemas de Computadores
e
Licenciatura em Engenharia Informática, Redes e Telecomunicações

Circuitos aritméticos e lógicos
(2º Trabalho de Laboratório)

Lógica e Sistemas Digitais
2026 / 2027 inverno


1 de novembro de 2026

1 Objetivo

O objetivo deste trabalho é descrever um circuito aritmético e lógico (ALU – Aritmetic and Logic Unit) com base em VHDL estrutural, simulá-lo e implementá-lo na placa de desenvolvimento DE10-Lite da Intel.
Este trabalho é obrigatório e contabilizado para a classificação prática.

2 Descrição do circuito a desenvolver

Pretende-se projetar uma unidade aritmética e lógica que realize as operações aritméticas adição ($W + Y + CBi$), subtração ($W - Y - CBi$), incremento ($W + CBi$) e decremento ($W - CBi$), as operações de deslocamento ($W >> 1$ e $W <<< 1$, e as operações lógicas OR ($X + Y$) e XOR ($X \quad Y$), sobre operandos de 4 bits. O resultado tem 4 bits e deve gerar os indicadores (flags) Carry/Borrow (CBo), Overflow (OV), Zero (Z) e Greater or Equal (GE). As entradas e as saídas do sistema, bem como as operações, estão representadas na Figura 1.



OP	Operação	CBo	OV	Z	GE
0 0 0	$X + Y + CBi$	✔	✔	✔	–
0 0 1	$X - Y - CBi$	✔	✔	✔	✔
0 1 0	$X + 1$	✔	✔	✔	–
0 1 1	$X - 1$	✔	✔	✔	–
1 0 0	$X \; or \; Y$	✔	–	✔	–
1 0 1	$\bar{X} \; xor \; Y$	✔	–	✔	–
1 1 0	$X <<< 1$	✔	–	✔	–
1 1 1	$X >> 1$	–	–	✔	–

Figura 1 – Especificação da ALU a desenvolver

As entradas X e Y são os operandos de 4 bits e a entrada OP de 3 bits seleciona a operação a realizar. Para as operações aritméticas, considere que os operandos estão representados em números naturais ou relativos (inteiros sem e com sinal, respetivamente). A saída R também de 4 bits é o resultado da operação, no mesmo domínio dos operandos. As operações de deslocamento >> (Aritmetic Shift Right – ASR) e <<< (Logical Shift Left – LSL) deslocam para a direita (ASR) ou para a esquerda (LSL) o valor do operando X em 1 bit na respetiva direção. A operação LSL introduz um zero no resultado R enquanto a operação ASR introduz um bit com o valor do bit de sinal do operando X.

Adicionalmente, são geradas ainda as flags:

- CBo: Representa o carry de saída da operação de soma ou o borrow de saída da operação de subtração. Fica ativa quando o resultado excede o domínio dos números naturais; representa,

igualmente, no âmbito das operações deslocamento (ASR e LSL), o valor do bit deslocado de X;

- OV: Fica ativa quando o resultado excede o domínio dos números relativos;
- Z: Fica ativa quando o resultado é igual a zero;
- GE: Fica ativa quando o primeiro operando (X) é maior ou igual do que o segundo (Y + Cbi), considerando-se apenas na representação de números relativos;

Em algumas operações, o valor das flags não tem significado, representado na tabela da Figura 1 com o carater '−'. Nesses casos, o valor das flags pode assumir qualquer valor.

3 Projeto do Circuito

O circuito deverá ser implementado de acordo com o diagrama de blocos da Figura 2.




Figura 2 – Diagrama de blocos da ALU

Para o projeto da ALU deverá elaborar os seguintes passos:

1. Considere o módulo aritmético AU desenvolvido no laboratório LABe;

2. Desenvolva e descreva em VHDL o módulo de lógica com base no módulo desenvolvido no LABc;
3. Desenvolva e descreva em VHDL o módulo Flags com base nas flags geradas pelo módulo LABe, no resultado R e na flag CY gerada pelo módulo de lógica para gerar as quatro flags do circuito ALU;
4. Desenvolva o módulo Decoder em VHDL. Estabeleça a correspondência entre os sinais internos OPA ... OPF e os 3 bits de entrada OP2..0. Note que vários sinais OPA ... OPF podem ligar ao mesmo bit de OP2..0;
5. Reúna as unidades referidas nos pontos anteriores e a unidade MUX numa entidade de topo com o nome ALU que corresponde à descrição completa da ALU;
6. Simule o circuito (considere o ficheiro de teste anexo ao trabalho);
7. Implemente o circuito na placa DE10-Lite considerando a utilização dos 10 interruptores (SW9..0) para definição dos valores de entrada (X3..0 = SW3..0, Y3..0 = SW7..4). A operação é definida na placa pelos dois SW9..8 para definição dos bits OP1..0 e o botão de pressão 0 (BTN0) é usado para definição do bit mais significativo de OP (OP2 = BTN0); O sinal Carry-In (CBi) é definido pelo estado do botão de pressão 1 (CBi = BTN1).
8. Confirme o funcionamento do circuito para as combinações de entrada na tabela do anexo A registando o valor obtido no circuito (resultado experimental) e comparando com o resultado esperado (resultado teórico).

4 Relatório

Deverá apresentar um relatório do trabalho desenvolvido com a seguinte estrutura:

1. Capa com a indicação do curso, unidade curricular, elementos do grupo (número e nome), nome do trabalho;
2. Introdução: breve descrição do trabalho a desenvolver e quais os objetivos;
3. Análise e Projeto: descrição de todas as funções lógicas e diagramas lógicos;
4. Montagem laboratorial: Resultados experimentais e confirmação dos resultados teóricos;
5. Conclusão: comentário sobre o trabalho desenvolvido e sobre os resultados obtidos;
6. Anexo: Código VHDL.

ANEXO A

									Resultado Teórico							Resultado Experimental						
#	OP	CB_i	$X_{(2)}$	$X_{(N)}$	$X_{(Z)}$	$Y_{(2)}$	$Y_{(N)}$	$Y_{(Z)}$	$R_{(2)}$	$R_{(N)}$	$R_{(Z)}$	CB_o	OV	Z	GE	$R_{(2)}$	$R_{(N)}$	$R_{(Z)}$	CB_o	OV	Z	GE
1	000	0	0000			1111																
2	000	1	0000			1111																
3	000	1	1000			0101																
4	001	1	0000			1111																
5	001	1	0001			0101																
6	001	1	~~0100~~			1010																
7	010	0	0001			----																
8	010	1	0001			----																
9	011	0	0110			----																
10	011	1	0110			----																
11	100	1	0001			1100																
12	101	0	1010			1110																
13	110	1	1001			----																
14	111	1	1100			----																