## Laborbericht zum Digitallabor an der Hochschule Karlsruhe

Michael Nestor und Robin Fritz

 $23.\ {\rm September}\ 2018$ 

#### Zusammenfassung

Die uns aus der Vorlesung Technische Informatik bekannten Techniken werden im Digitallabor begleitend an der konkreten Hardware eingeübt. Dies dient zur Konkretisierung und Vertiefung des Stoffes sowie zur persönlichen Erfolgskontrolle. Ziel ist es dabei die verschiedenen logischen Grundschaltungen, sowie die Zahlendarstellung in verschiedenen Zahlensystemen zu verstehen und anzuwenden. Das erlernen des Umgangs mit einem Mikrocontroller-Entwicklungssystem und verstehen des Aufbaus sowie die Bedienung typischer Peripherieschaltungen sind weitere Lernziele des Labors. Die Versuche enthalten Übungen zur Zahlendarstellung, zu Mikrocontrollern und zur Verwendung von parallelen Peripherieschaltkreisen sowie Zähler/Zeitgebern. Dieses Dokument gibt einen ausführlichen Überblick von den von uns ausgeführten Versuchen.

## Inhaltsverzeichnis

	Zusa	ammenfassung	i
Ι	Do	okumentation der Laborversuche	1
1	Ver	such I	2
	1.1	Aufgabe 1	2
		1.1.1 Quellcode für ein Or mit zwei Eingängen	2
	1.2	Aufgabe 2	3
		1.2.1 Quellcode für einen Halbaddierer	3
	1.3	Aufgabe 3	4
		1.3.1 Quellcode für einen Volladdierer	4
	1.4	Aufgabe 4	4
		1.4.1 Quellcode für einen Serienaddierer	5
		1.4.2 Testbench für den Serienaddierer	5
<b>2</b>	Ver	such II	8
_	2.1	Aufgabe 1	8
		2.1.1 Quellcode und Simulation des 4-Bit Binärzähler	9
	2.2	•	10
			10
	2.3		10
		2.3.1 Quelcode, Testbensch und Simulation zu Aufgabe 3 $$	10
	2.4	0	11
		• ,	11
	2.5	0	11
		,	11
	2.6	0	11
		,	12
	2.7	0	12
		2.7.1 Quelcode, Testbensch und Simulation zu Aufgabe 7	12
3	Ver	such III	13
	3.1		13
			13
	3.2		17
		3.2.1 Quellcode, Listing und Screenshots der Aufgabe 2	17
	3.3	Aufgabe 3	21
			22

		3.3.2 Quellcode und Screenshots der Aufgabe 3	22						
	3.4	Aufgabe 4	24						
		3.4.1 Quellcode und Screenshot zu Aufgabe 4	24						
	3.5	Aufgabe 5	26						
		3.5.1 Quellcode und Screenshot zu Aufgabe 5	27						
4	Vers	such IV	28						
	4.1	Aufgabe 1	28						
		4.1.1 Anmerkungen zu Aufgabe 1	28						
	4.2	Aufgabe 2	28						
		4.2.1 Anmerkungen zu Aufgabe 2	28						
	4.3	Aufgabe 3	28						
		4.3.1 Anmerkungen zu Aufgabe 3	28						
	4.4	Aufgabe 4	28						
		4.4.1 Anmerkungen zu Aufgabe 4	28						
5	Vers	such V	29						
	5.1	Aufgabe 1	29						
		5.1.1 Anmerkungen zu Aufgabe 1	29						
	5.2	Aufgabe 2	29						
		5.2.1 Anmerkungen zu Aufgabe 2	29						
	5.3	Aufgabe 3	29						
		5.3.1 Anmerkungen zu Aufgabe 3	29						
тт	Α.	la	ഹ						
II	A	nhang	30						
A	Auf	gabenblatt 1	31						
В	3 Aufgabenblatt 2								
$\mathbf{C}$	Auf	gabenblatt 3	43						
D	Aufgabenblatt 4 46								
		Gahanhlatt 5	10						

## Quellcodeverzeichnis

1.1	or mit zwei Eingängen
	nebenläufiges VHDL für einen Halbaddierer
1.3	Volladierer in ein strukturellem VHDL
1.4	Serienaddierer in VHDL
1.5	Testbench des Serienaddierers
2.1	4-Bit Binärzähler
3.1	Definitio der Konstanten in Vision Assembler source 13
3.2	Listning von work1.a66
3.3	Definition der 16bit Variablen
3.4	Listning von work2.a66
3.5	Quellcode für Rechenoperationen
3.6	Unterprogramm der Aufgabe 4

## Abbildungsverzeichnis

1.1	Funktionstabelle für einen Halbaddierer	
2.1	Ampelsteuerung	8
2.2	Simulation des 4-Bit Binärzähler	(
2.3	Funktionstabelle der Ampelphasen	1

# Teil I Dokumentation der Laborversuche

#### Labortermin 1

#### Versuch I

Im ersten Versuch lag der Schwerpunkt auf kombinatorischem und strukturellem VHDL im GAL Baustein. Zur Vorbereitung machten wir uns mit der Oberfläche des ISP-Levler-Programm vertraut, übersetzten eine Funktionstabelle in VHDL und beschäftigten uns mit dem Aufbau von Halb-, Voll- und Serienaddierer.

Ziel des Versuch sollten erste Erfahrungen mit der Sprache VHDL und dem hierarchischem Design sein. Hierbei wurde ein kleiner programmierbaren Baustein, das GAL eingesetzt. Mit Hilfe des Versuches erfuhren wir, dass die Kombination aus HDL und programmierbarer Hardware schnell zu funktionierenden Schaltungen führt, und auch ziemlich flexibel bei Änderungen ist.

Für die Designerstellung wurde das Programm Classic und zur Simulation der VHDL Functional Simulator verwendet.

#### 1.1 Aufgabe 1

Die Aufgabe beinhaltete das Schreiben eines nebenläufigen VHDL Modells für ein ODER Gatter mit zwei Eingängen welches wir mit einer Gleichung zur Beschreibung der Funktionalität umsetzten. Simuliert wurde das Design durch die direkte Eingabe der Testvektoren. Nach der erfolgreiche Simulation programierten wir den GAL und testeten ihn mit zwei Schaltern.

#### 1.1.1 Quellcode für ein Or mit zwei Eingängen

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;

entity ODER2_ent is
PORT (a, b : IN std_logic;
y : OUT std_logic);

end;

architecture ODER2_arch of ODER2_ent is
```

```
14 begin
15 y <= (a or b);
16
17 end ODER2_arch;</pre>
```

Listing 1.1: or mit zwei Eingängen

#### 1.2 Aufgabe 2

Im folgenden sollte eine Funktionstabelle als nebenläufiges VHDL Modell für einen Halbaddierer umgesetzt werden. Die Korrektheit des Designs wurde mittel einer Simulation überprüft.

D	С	В	А	Υ
0	0	0	0	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	1
1	0	1	0	1
1	1	1	1	1
Alle and	0			

Abbildung 1.1: Funktionstabelle für einen Halbaddierer

#### 1.2.1 Quellcode für einen Halbaddierer

```
1 library ieee;
use ieee.std_logic_1164.all;
3 use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
   entity halbadd_ent is
     port ( B, A : IN std_logic;
     S, C : OUT std_logic);
10 end;
11
architecture halbadd arch of halbadd ent is
13
     with std_logic_vector'(B, A) select S <= '1' when "01",
14
15
     '1' when "10",
'0' when others;
16
17
      C \ll (B \text{ and } A);
18
end halbadd_arch;
```

Listing 1.2: nebenläufiges VHDL für einen Halbaddierer

#### 1.3 Aufgabe 3

Aus zwei Instanzen des Halbaddierers und einem ODER Gatter erstellten wir einen Volladdierer. Gefordert war dabei rein strukturelles VHDL, das nur die Verknüpfung der Komponenten beschreibt.

#### 1.3.1 Quellcode für einen Volladdierer

```
library ieee;
2 use ieee.std logic 1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
6 entity VA_ent is
    port ( ai, bi, ci : in std_logic;
          sumi, cout : out std logic);
9
10 end;
  architecture VA_arch of VA_ent is
    signal N1, N2, N3 : std logic;
13
14
16 component halbadd ent
    port (B, A : in std_logic;
17
         S, C: out std logic);
  end component;
19
20
  component ODER2 ent
21
    port (a, b : in std_logic;
22
23
         У
            : out std_logic);
  end component:
24
25
26
  begin
27
    I1 : ODER2_ent
28
29
      Port Map (a=>N2, b=>N3, y=>cout);
    I2 : halbadd ent
30
      31
    I3 : halbadd_ent
32
      33
```

Listing 1.3: Volladierer in ein strukturellem VHDL

#### 1.4 Aufgabe 4

Wir verwendeten in dieser Aufgabe den darvor erstellten Volladierer um mit zwei Instanzen einen Serienaddierer zuerstelle welcher zwei Zahlen zu je zwei Bit zusammenzufügt. Die beiden Eingangszahlen a und b sind je ein 2 Bit breiter Vektor, für die Summe wurde ein 3 Bit breiter Vektor verwendet.// Für den Serienaddierer haben wir des weiteren eine Testbench erstellt und ihn mit dieser Simuliert. Nach der Simulation nutzten wir den GAL Baustein und verbanden die Eingänge mit den Schaltern, die Ausgänge mit der BCD -> 7-Segment - Anzeige. Anschlussbuchse "C/C – D2" an der 7-Segment-Anzeige mussten an GND angeschlossen werden.

#### 1.4.1 Quellcode für einen Serienaddierer

```
1 library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
6 entity Va2_ent is
    port ( b, a : in std_logic_vector (1 downto 0);
                      : out std_logic_vector (2 downto 0));
9
10 end;
11
architecture Va2_arch of Va2_ent is
     signal N1: std logic;
13
14
15 component VA_ent
   port ( ai , bi , ci : in std_logic;
16
             sumi, cout : out std_logic);
17
18 end component;
19
20
     VA0 \ : \ VA\_ent
        Port \overline{Map} ( bi=>b(0), ai=>a(0), ci=>'0', sumi=>sum(0), cout=>
22
       N1 );
     VA1 : VA_{ent}
        Port \overline{Map} ( bi \Rightarrow b(1), ai \Rightarrow a(1), ci \Rightarrow N1, sumi \Rightarrow sum(1), cout \Rightarrow sum(1)
24
        (2) );
25 end;
```

Listing 1.4: Serienaddierer in VHDL

#### 1.4.2 Testbench für den Serienaddierer

```
- VHDL Test Bench Created from source file VA ent.vhd -- 04/16/18
       17:32:01
3 ---
4 -- Notes:
5 -- 1) This testbench template has been automatically generated
      using types
   - std_logic and std_logic_vector for the ports of the unit under
      test.
7 - Lattice recommends that these types always be used for the top-
      level
8 — I/O of a design in order to guarantee that the testbench will
      bind
   -- correctly to the timing (post-route) simulation model.
_{10} -- 2) To use this template as your testbench, change the filename
      to any
11 -- name of your choice with the extension .vhd, and use the "source
      ->import"
12 — menu in the ispLEVER Project Navigator to import the testbench.
13 — Then edit the user defined section below, adding code to
      generate the
14 -- stimulus for your design.
15 -
16 LIBRARY ieee;
17 LIBRARY generics;
use ieee.std_logic_1164.ALL;
19 USE ieee.numeric std.ALL;
USE generics.components.ALL;
```

```
22 ENTITY testbench IS
23 END testbench;
24
25 ARCHITECTURE behavior OF testbench IS
26
       COMPONENT VA_ent
27
      ai : IN std_logic;
bi : IN std_logic;
ci : IN std_logic;
sumi : OUT std_logic;
cout : OUT std_logic;
);
       PORT(
28
29
30
31
32
33
          );
34
      END COMPONENT;
36
       {\color{red} {\bf SIGNAL} \ ai \ : \ std\_logic;}
37
      SIGNAL bi : std_logic;
SIGNAL ci : std_logic;
SIGNAL sumi : std_logic;
SIGNAL cout : std_logic;
39
40
41
42
43 BEGIN
44
       uut: VA_ent PORT MAP(
45
       ai => ai,
46
         bi => bi,
47
48
        ci => ci,
        sumi => sumi, cout => cout
49
50
     );
51
52
53
54 -- *** Test Bench - User Defined Section ***
58
_{59} x <= "00";
60
_{61}^{60} if \mathbf{x} = "10" then _{62} \mathbf{x} <= "11"; _{63} elsif \mathbf{x} = "11" then
63 ersh x = 11 then
64 x <= "00";
65 elsif x = "00" then
66 x <= "01";
67 elsif x = "01" then
68 x <= "10";
69 end if:
70 WAIT FOR 100 ns;
71
72 end PROCESS;
73
74
75 y_tb : PROCESS
76 BEGIN
77
y <= "00";
79
so if y = "00" then

sı y \le "01";

s2 elsif y = "01" then
```

```
s3 y <= "10";
s4 elsif y = "10" then
s5 y <= "11";
s6 elsif y = "11" then
s7 y <= "00";
s8 end if;
s9 WAIT FOR 100 ns;

end PROCESS;

20
91
92
93
94
95 tb : PROCESS
96 BEGIN
97 wait; — will wait forever
98 END PROCESS;
99
99 *** End Test Bench — User Defined Section ***</pre>
```

Listing 1.5: Testbench des Serienaddierers

#### Labortermin 2

#### Versuch II

In diesem Versuch nutzten wir die nächste Technologiestufe, die CPLDs. Durch Verwendung eines MACH Bausteines konten wir gleichzeitig auf die In-System-Programmierung zurückgreifen. Der Baustein konnte d.h. über den JTAG Anschluss direkt auf der Platine programiert werde. Dabei war es Zielführend die Beschreibung von sequentiellen Schaltungen mit VHDL und die Simulation dieser Schaltungen kennen lernen. Natürlich sollten wir auch unsere Kenntnisse über das Erstellen hierarchischer Designs und den Umgang mit einer Testbench vertiefen.

Für die Durchführung des Versuchs benötigten wir ein isp<br/>Mach-Board und ein I/O-Board mit welchen wir eine Ampelsteuerung, die aus vier Komponenten gemäß Abbildung 2.1 aufgebaut wurde. Als Datentyp wurde durchgehend die  $std\ logic$  verwendet.




Abbildung 2.1: Ampelsteuerung

#### 2.1 Aufgabe 1

Wir erstellten einen 4-Bit Binärzähler mit asynchronem Reset in VHDL den Vorgaben entsprechend. Für die sequenzielle Schaltung verwendeten wir einen

Prozess welcher entsprechend getrigert wurde. Im Prozess wird die asynchrone Bedingung intReset=1 abgefragt, falls diese wahr ist wird der Vektor temp auf 0 gesetzt, andernfalls wird dieser um 1 hochgezählt. Außerhalb des Prozesses wird nebenläufig temp dem Ausgang zugewiesen. Im folgenden wurde der Zäler mittels Simulation getestet.

Wenn der Reset zubeginn auf 0 steht, besitzt der Ausgang einen unbestimmten Zustand und kann d.h. nicht zählen.

#### 2.1.1 Quellcode und Simulation des 4-Bit Binärzähler

```
1 library ieee;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
6 entity zaehler e is
     port(intTakt, intReset : in std_logic;
          q : out std_logic_vector(3 downto 0));
9
10
11 end zaehler_e;
12
architecture zaehler_a of zaehler_e is
14
    signal tmp: std_logic_vector(3 downto 0);
15
16
17
    process (intTakt, intReset)
18
19
     begin
20
      if (intReset = '1') then
21
           tmp <= "0000";
22
       elsif (intTakt 'event and intTakt = '1') then
23
24
           tmp <= tmp \ + \ 1;
25
       end if;
    end process;
26
27
28
       q \ll tmp;
29
30 end zaehler_a;
```

Listing 2.1: 4-Bit Binärzähler




Abbildung 2.2: Simulation des 4-Bit Binärzähler

#### 2.2 Aufgabe 2

Für den 4-Bit Binärzähler haben wir eine Testbench erstellt. Die Testbench enthält für die Signale jeweils einen Prozesss in welchem es Initialisiert wird. Die Dauer des Signals wird dabei durch wait for festgelegt danach wird das Signal gekippt usw.durch einen zweiten Prozess für wiederholende Signale verwendten wir einen loop wieder unter zuhilfenahme des wait for Befehls. Zum programieren des CLPD Bauteins mussten noch diverse Einstellungen vorgenommen werden unteranderem die Zuweisung der Pins mittels des Constraint Editor.

#### 2.2.1 Anmerkungen zu Aufgabe 2

#### 2.3 Aufgabe 3

In dieser Aufgabe sollten wir ein VHDL Modell für einen rein kombinatorischen Ampel Steuerungsblock entwerfen. Die in Funktionstabelle in Abbildung 2.3 gab uns die 16 Ampelphasen vor welche implementiert wurden.

Weiter sollten wir diese mit einer Testbench simulieren wobei die 16 Eingangswerte mit Hilfe einer FOR-Schleife erzeugt wurden.

#### 2.3.1 Quelcode, Testbensch und Simulation zu Aufgabe 3

Eingänge des Schaltnetzes			etzes	Aus	sgänge des Schaltnet:	zes	
D	С	В	Α	GRÜN	GELB	ROT	
0	0	0	0	1	0	0	
0	0	0	1	1	0	0	GRÜN-Phase
0	0	1	0	1	0	0	GRUN-Filase
0	0	1	1	1	0	0	
0	1	0	0	0	1	0	GELB-Phase
0	1	0	1	0	1	0	GELD-Filase
0	1	1	0	0	0	1	
0	1	1	1	0	0	1	
1	0	0	0	0	0	1	
1	0	0	1	0	0	1	ROT-Phase
1	0	1	0	0	0	1	ROT-Phase
1	0	1	1	0	0	1	
1	1	0	0	0	0	1	
1	1	0	1	0	0	1	
1	1	1	0	0	1	1	DOT OF D D
1	1	1	1	0	1	1	ROT-GELB-Phase

Abbildung 2.3: Funktionstabelle der Ampelphasen

#### 2.4 Aufgabe 4

Den AmpelSteuerungsblock aus der vorigen Aufgabe fügten wir in ein Strukturmodell ein, das den Zähler und das Ampel Schaltnetz instanziert. Neben den Ports aus Aufgabe 1 kammen folgende Ports hinzu: rot, gelb, gruen : out std logic

Simuliert wurde der Code mit der Testbench aus Aufgabe 2 im Anschluss programierte wir die Hardware wofür wir alle Signals aus der Liste einem entsprechenden den Pins zuwiesen und testeten die Schaltung.

#### 

#### 2.5 Aufgabe 5

Wir erstellten einen zusätzlichen Ampel Steuerungsblock als getrenntes VHDL-Modul. Es liefert ebenfalls die Signale rot / gelb / gruen: Die Ampelphasen wurden dabei so angepasst 'dass die gelbe LED zwei Takte leuchtet und zwei Takte aus ist, die anderen blieben aus. Simmuliert wurde diese Schaltung mit der Testbench aus Aufgabe 3.

#### 

#### 2.6 Aufgabe 6

Ziel dieser Aufgabe war es ein sequentielles VHDL Modell eines 2:1 Multiplexers zu entwerfen für zwei je drei Bit breite std\_logic Vektoren A und B, die

abhängig von einem Signal Select auf den drei Bit breiten Ausgangsvektor Y durchgeschaltet werden.

Wir testeten das Modell via Simulation.

#### 

#### 2.7 Aufgabe 7

Als letztes fügten wir alle Komponenten zusammen. Neben den Ports aus Aufgabe 4 fügten wir noch den Port:  $S2:in\ std\_logic\ hinzu.$  Zur Simulation nutzten wir die Testbench aus Aufgabe 2 welche wir um S2 erweiterten. Im Anschluss wurde die Hardware programiert.

#### Labortermin 3

#### Versuch III

Der dritte Labortermin hatte den Schwerpunkt erste Schritte mit maschinennaher C166 Programmierung zumachen. Ziel des Versuchs sollete es sein die internen Abläufe in einem typischen Prozessor zu verstehen. Wir erarbeiten, was die Unterschiede zwischen Konstanten und Variablen sind, und wie der Prozessor mit den internen Registern arbeitet. Weiterhin beschäftigten wir uns mit dem Übergabemechanismus von Parameteradressen an Unterprogramme und der Verarbeitung der Parameter per indirekter Adressierung.

Verwendet wurde die Keil Software mit der vorgegebenen Vorlage. Zum Debuggen benutzten wir den Simulator.

#### 3.1 Aufgabe 1

Wir erstellten Konstanten mit folgenden Namen und Werten:

```
op1 = 30000, op2 = 5000, op3 = 40000, op4 = 4999, op5 = -30000
```

Im Hauptprogramm wurden die Konstanten den Registern R1 bis R5 zugewiesen. Im Anschluss assemblierten und banden wir das Programm um es zu debuggen. Mit Hilfe des Register-Window konnte nun überprüft werden, ob die in den Konstanten gespeicherten Werte in die Register geladen wurden, was hier der Fall war. Die Konstanten sind direkt im kompilierten Programmcode enthalten wie man im Disassembly-Fenster sehen konnte.

#### 3.1.1 Quellcode, Listning und Screenshots der Aufgabe 1

```
; $NONSEGMENTED ; Nur Tiny Model m glich
$MODV2 ; Code fuer 161/163/164/165/167
$NOLIST

$INCLUDE (REG167.INC) ; include CPU definition file

$LIST

6;
7; TITLE < Mein Text>

8;
9; Prozessor Definitionen

0;
```

```
; Hier folgen Ihre Konstanten Definitionen
13 ;
14 Ora
             EQU 0 ; Portbit fr Ora
           EQU 30000;
15 op1
           EQU 5000;
16 op2
           EQU 40000;
17 op3
18 \text{ op} 4
           EQU 4999;
           EQU -30000;
19 op5
20
Datenspeicher SECTION Data
22 ;
; Hier folgen Ihre Speicher Vereinbarungen
24
                             DB
Mein_Speicher
                                      12
                                               ;Byte Initialisiert
Mein_Speicher1
Mein_Speicher2
                             DW
                                               ; Word Initialisiert
                                      65
                             DD
                                      4711
                                      'ASCII Text'
28 Mein_Text
                             DB
29
30 Datenspeicher ENDS
31 ;
32
33 Programme Section Code
34 ASSUME DPP3:SYSTEM
35 ASSUME DPP0: Datenspeicher
37 ; Hier stehen Ihre Unterprogramme
38 ;
39 ;
40 ; PInit Initialisiert den Port Px
41 ;=
42 ; I: nix
43 ; O: nix
34 ; Z: Register, die zerstrt werden.
45 ;
46 MyUp1 PROC NEAR
47
     Ret
48
49 MyUp1 EndP;
50
51 :
52 ; Hier startet das Hauptprogramm
53
^{54} A_RESET PROC TASK STARTUP INTNO RESET = 0
55
    mov r0, BUSCON0
    and r0,#0xFF00
56
    mov BUSCON0, r0
    mov dpp0, #PAG Datenspeicher
                                      ; Page von Datenspeicher => DPP0
58
    mov KSCCFG, \#0 \times 0003;
                                      ; Module Enable
59
                         ; wieder ruecklesen
60
     mov
           R0, KSCCFG
    JMP Main
61
62 A_RESET EndP
63
64 MAIN Proc
65
66 ; Hier geht Ihr Hauptprogramm los
67 ;
68
    M\!O\!V\ R1\,,\ \#op1
69
    M\!O\!V\ R2\,,\ \#op2
70
    MOV R3, \#op3
71
    MOV R4, #op4
```

```
MOV R5, #op5
73
74
     Call MyUp1
75
76
77 Forever:
78
79
           Forever
80
    _{
m jmp}
81
82
      Notstop
83
84 StopJetzt: JMP StopJetzt
85
           ENDP
86 Main
88 Programme ENDS
89
90
    END
91
```

Listing 3.1: Definitio der Konstanten in Vision Assembler source

```
1 A166 MACRO ASSEMBLER WORK1
                                 05/25/2018 16:26:17 PAGE
4 MACRO ASSEMBLER A166 V5.30
  OBJECT MODULE PLACED IN work1.OBJ
  ASSEMBLER INVOKED BY: C:\ Keil\C166\BIN\A166.EXE work1.a66 MODV2
      SEGMENTED MODV2 SET (SMALL) DEBUG NOSYMBOLS EP
  LOC
8
            OBJ
                               LINE
                                        SOURCE
9
                                         ; \$ NONSEGMENTED
                                                                         ; Nur
10
        Tiny Model mglich
                                        $MODV2
                                                                   ; Code
       fuer 161/163/164/165/167
                                         LIST
12
                                599
13
                                                  {\bf TITLE}\ <\!\!{\bf Mein}\ {\bf Text}\!\!>
14
                                600
                                601
                                                  Prozessor Definitionen
16
                                602
                                603
17
                                604
18
19
                                605
                                         ; Hier folgen Ihre Konstanten
       Definitionen
                                606
20
                                607
                                         Ora
                                                           EQU
21
       Portbit fr Ora
   7530
                                608
                                         op1
                                                           EQU 30000;
22
    1388
                                609
                                                           EQU 5000;
                                         op2
23
                                                           EQU 40000;
24
   9C40
                                610
                                         op3
                                611
                                         op4
                                                           EQU 4999;
25
   {\it FFFFFFFFFF8AD0}
                                                           EQU -30000;
26
                                612
                                         op5
                                613
                                614
                                                           SECTION Data
                                         Datenspeicher
28
                                615
29
                                616
                                         ; Hier folgen Ihre Speicher
30
       Vereinbarungen
```

```
00000000 OC
                                          Mein_Speicher
                                618
                                                                     DB
       12
                ;Byte Initialisiert
  00000002 4100
                                          Mein Speicher1
                                                                     DW
                                619
                ; Word Initialisiert
  00000004 67120000
                                          Mein Speicher2
                                                                     DD
                                620
       4711
  00000008 41534349
                                          Mein_Text
                                621
                                                                     DB
35
       ASCII Text '
   0000000C 49205465
  00000010 7874
                                621
37
38
                                622
39
                                623
                                          Datenspeicher
                                                            {\rm ENDS}
                                624
40
41
                                625
                                626
                                         Programme
                                                            Section Code
42
                                         ASSUME DPP3:SYSTEM
                                627
43
                                628
                                         ASSUME DPP0: Datenspeicher
44
                                629
45
                                630
                                          ; Hier stehen Ihre Unterprogramme
46
                                631
47
                                632
                                633
                                          ; PInit
                                                   Initialisiert den Port Px
49
                                634
51
                                635
                                                   I: nix
                                636
                                                  O: nix
53
                                637
                                                  Z: Register, die zerstrt
        werden.
                                638
54
                                                  PROC NEAR
                                         MyUp1
55
                                639
                                640
56
  00000000 CB00
                                                   Ret
                                641
57
                                642
                                         MyUp1
                                                   EndP;
                                643
59
                                644
60
                                645
                                          ; Hier startet das Hauptprogramm
61
62
                                646
                                647
                                         A RESET PROC TASK STARTUP INTNO
63
       RESET = 0
  00000002 F2F00CFF
                                648
                                                            r0,BUSCON0
                                                   mov
65 00000006 66F000FF
                                                            r0,#0xFF00
                                649
                                                   and
66 0000000A F6F00CFF
                                                            BUSCON0, r0
                                650
                                                   mov
  0000000E E600???? R
                                651
                                                  mov
                                                            \mathrm{dpp0}, \mathrm{\#PAG}
                                ; Page von Datenspeicher \Rightarrow DPP0
       Datenspeicher
68 A166 MACRO ASSEMBLER WORK1
                                 05/25/2018 16:26:17 PAGE
  00000012 E60E0300
                                652
                                                   mov
                                                            KSCCFG, \#0x0003;
                        ; Module Enable
  00000016 F2F01CFE
                                                            R0, KSCCFG
                                653
                                                   mov
                        ; wieder ruecklesen
  0000001A 0D00
                                                   JMP
                                654
                                                            Main
72
                                         A RESET EndP
73
                                655
                                656
74
                                         MAIN
                                657
                                                   Proc
75
76
                                658
                                659
                                          ; Hier geht Ihr Hauptprogramm los
77
                                660
78
                                661
79
```

```
80 0000001C E6F13075
                                  662
                                                    MOV R1, #op1
81 00000020 E6F28813
                                  663
                                                    MOV R2, \#op2
                                                    MOV R3, \#op3
   00000024 E6F3409C
                                  664
82
                                                    MOV R4, #op4
   00000028 E6F48713
83
                                  665
   0000002C E6F5D08A
                                  666
                                                    MOV R5, #op5
84
                                  667
85
86
   00000030 BBE7
                                  668
                                                    Call
                                                             MyUp1
                                  669
87
                                           Forever:
                                  670
88
                                  671
89
                                  672
90
   00000032 0DFF
                                                                       Forever
91
                                  673
                                                    jmp
                                  674
92
                                  675
                                              Notstop
93
                                  676
   00000034 0DFF
                                           StopJetzt:
                                  677
                                                             JMP
                                                                       StopJetzt
95
                                  678
96
                                  679
                                           Main
                                                             ENDP
97
                                  680
98
                                           Programme
                                                             ENDS
99
                                  681
                                  682
100
                                  683
101
                                                    END
                                  684
102
   ASSEMBLY COMPLETE. 0 WARNING(S), 0 ERROR(S)
106
```

Listing 3.2: Listning von work1.a66

#### 3.2 Aufgabe 2

Die Werte wurden im Anschluss in 16bit Variablen abgelegt. Dies geschah im Variablenbereich des Programms. Durch eine direkte Adressierung wird der Wert der Variable in das zugewiesene Register geladen, dabei kann man in der Listing-Datei erkennen, dass für den Speicherort ein Offset-Parameter angelegt wurde, dieser wurde auf die entsprechende Startadresse addiert wodurch der Speicherort definiert ist. Im Memory-Fenster konnte man an denn berechneten Adressen die Werte der Variablen ablesen.

#### 3.2.1 Quellcode, Listing und Screenshots der Aufgabe 2

```
;$NONSEGMENTED
                                ; Nur Tiny Model mglich
                          ; Code fuer 161/163/164/165/167
  $MODV2
  $NOLIST
  $INCLUDE (REG167.INC)
                           ; include CPU definition file
    TITLE <Mein Text>
    Prozessor Definitionen
9
10
11
    Hier folgen Ihre Konstanten Definitionen
12
13
14 Ora
            EQU 0 ; Portbit fr Ora
  Datenspeicher SECTION Data
```

```
18; Hier folgen Ihre Speicher Vereinbarungen
19
20 Mein_Speicher
                            DB
                                     12
                                              ;Byte Initialisiert
Mein_Speicher1
                            DW
                                              ; Word Initialisiert
Mein_Speicher2
                            DD
                                     4711
                                     'ASCII Text'
23 Mein_Text
                            DB
                        30000 ;
24 op1
                        5000 ;
                 DW
25 op2
                        40000 ;
26 op3
                 DW
_{27} op4
                 DW
                        4999
                 DW
                        -30000 ;
28 op5
29
30 Datenspeicher ENDS
32
Programme Section Code
34 ASSUME DPP3:SYSTEM
35 ASSUME DPP0: Datenspeicher
36 ;
37 ; Hier stehen Ihre Unterprogramme
38 ;
39
40 ; PInit Initialisiert den Port Px
41 ;=====
42 ; I: nix
43 ; O: nix
; Z: Register, die zerstrt werden.
45 ;
46 MyUp1 PROC NEAR
    Ret
48
49 MyUp1 EndP;
51 ;
52 ; Hier startet das Hauptprogramm
53
^{54} A RESET PROC TASK STARTUP INTNO RESET = 0
    mov r0, BUSCON0
    and r0,#0xFF00
56
    mov BUSCON0, r0
57
    mov dpp0,#PAG Datenspeicher
                                     ;Page von Datenspeicher => DPP0
    mov KSCCFG, \#0 \times 0003;
                                     ; Module Enable
59
          R0, KSCCFG
                         ; wieder ruecklesen
60
    mov
61
    JMP Main
62 A RESET EndP
64 MAIN Proc
65
66 ; Hier geht Ihr Hauptprogramm los
67 ;
68
    MOV R1, op1
69
    MOV R2, op2
70
    MOV R3, op3
71
    MOV R4, op4
    MOV R5, op5
MOV R10, R1
73
    ADD R10, R2
75
    MOV R11, R1
ADD R11, R3
MOV R12, R4
76
```

```
SUB R12, R2
80
     MOV R13, R1
     ADD R13, R5
MOV R14, R3
81
82
     ADD R14, R5
83
84
      Call MyUp1
86
87
88
   Forever:
89
90
91
     _{\mathrm{jmp}}
             Forever
92
93
       Notstop
94
95 StopJetzt: JMP StopJetzt
97 Main
             ENDP
98
99 Programme ENDS
100
101
102
```

Listing 3.3: Definition der 16bit Variablen

```
A 166 MACRO ASSEMBLER WORK2
                                   05/26/2018 06:40:30 PAGE
4 MACRO ASSEMBLER A166 V5.30
  OBJECT MODULE PLACED IN work2.OBJ ASSEMBLER INVOKED BY: C:\Keil\C166\BIN\A166.EXE work2.a66 MODV2
       SEGMENTED MODV2 SET (SMALL) DEBUG NOSYMBOLS EP
  LOC
             OBJ
                                LINE
                                           {\tt SOURCE}
8
                                           ;$NONSEGMENTED
                                                                            ; Nur
10
        Tiny Model mglich
                                           $MODV2
                                                                       ; Code
       fuer 161/163/164/165/167
                                           $LIST
                                  599
13
                                                    {\rm TITLE}\ <\!\!{\rm Mein}\ {\rm Text}\!\!>
                                  600
15
                                  601
                                                     Prozessor Definitionen
                                  602
16
                                  603
17
                                  604
18
                                  605
                                           ; Hier folgen Ihre Konstanten
19
       Definitionen
                                  606
                                  607
                                           Ora
                                                              EQU
21
       Portbit fr Ora
                                  608
22
                                  609
                                                              SECTION Data
                                           Datenspeicher
23
                                  610
24
                                 611
                                           ; Hier folgen Ihre Speicher
25
       Vereinbarungen
```

```
00000000 OC
                                          Mein_Speicher
                                 613
                                                                      DB
                 ;Byte Initialisiert
       12
  00000002 4100
                                          Mein Speicher1
                                                                      DW
                                 614
                 ; Word Initialisiert
  00000004 67120000
                                          Mein Speicher2
                                                                      DD
                                 615
       4711
  00000008 41534349
                                          {\rm Mein\_Text}
                                                                      DB
                                 616
30
       ASCII Text '
  0000000C 49205465
32 00000010 7874
                                 616
33 00000012 3075
                                 617
                                          op1
                        DW
                                           30000
  00000014 8813
                                 618
                                          op2
                        DW
                                           5000
  00000016 409C
                                 619
                                          op3
                        DW
                                           40000
  00000018 8713
                                 620
                                          op4
                        DW
                                           4999
  0000001A D08A
                                 621
                                          op5
                        DW
                                           -30000
                                 622
38
                                                            ENDS
39
                                 623
                                          Datenspeicher
                                 624
40
                                 625
41
42
                                 626
                                          Programme
                                                             Section Code
                                 627
                                          ASSUME DPP3:SYSTEM
43
                                          ASSUME DPP0: Datenspeicher
44
                                 628
                                 629
45
                                 630
                                          ; Hier stehen Ihre Unterprogramme
                                 631
47
                                 632
48
                                 633
                                          ; PInit
                                                   Initialisiert den Port Px
                                 634
                                 635
                                                   I:\ \mathtt{nix}
51
52
                                 636
                                                   O: nix
                                 637
                                                   Z: Register, die zerstrt
53
        werden.
                                 638
54
                                                   PROC NEAR
                                          MyUp1
                                 639
                                 640
  00000000 CB00
                                 641
                                                   Ret
57
                                          MyUp1
                                                   EndP;
                                 642
58
59
                                 643
                                 644
60
                                 645
                                          ; Hier startet das Hauptprogramm
61
                                 646
62
                                          A_RESET PROC TASK STARTUP INTNO
                                 647
       RESET = 0
                                                             r0,BUSCON0
  00000002 F2F00CFF
                                 648
                                                   mov
  00000006 66F000FF
                                 649
                                                   \quad \text{and} \quad
                                                             r0, \#0xFF00
  0000000A F6F00CFF
                                                            BUSCON0, r0
                                 650
                                                   mov
66
  0000000E E600???? R
                                 651
                                                   mov
                                                             \mathrm{dpp0}, \mathrm{\#PAG}
       Datenspeicher
                                 ; Page von Datenspeicher \Rightarrow DPP0
68 A166 MACRO ASSEMBLER WORK2
                                  05/26/2018 06:40:30 PAGE
70 00000012 E60E0300
                                 652
                                                            KSCCFG,\#0x0003;
```

; Module Enable

71	00000016	F2F01CFE	653		mov	R0,KSCCF	G
			; wieder rueckle	esen			
72	0000001A	0D00	654		JMP	Main	
73			655	A RESET	$\operatorname{EndP}$		
74			656	_			
75			657	MAIN	Proc		
76			658				
	;						
77			659	; Hier ge	eht Ihr l	Hauptprog	ramm los
78			660	;			
79			661				
80	0000001C	F2F1????	R 662		MOV R1,	op1	
81	00000020	F2F2????	R 663		MOV R2,	op2	
82	00000024	F2F3????	R 664		MOV R3,	op3	
83	00000028	F2F4????	R 665		MOV R4,	op4	
84	0000002C	F2F5????	R 666		MOV R5,	op5	
85	00000030	F0A1	667		MOV R10	, R1	
86	00000032	00A2	668		ADD	R10, R2	
87	00000034		669		MOV R11	*	
88	00000036	00B3	670		ADD	R11, R3	
89	00000038		671		MOV R12	,	
90	0000003A		672		SUB	R12, R2	
91	0000003C		673		MOV R13	,	
92	0000003E		674		ADD R13		
93	00000040		675		MOV R14	*	
94	00000042		676		ADD R14		
95			677			,	
96			678				
97	00000044	BBDD	679		Call	MyUp1	
98	00000011	DDDD	680		Cull	wy opi	
99			681	Forever			
100			682	TOTEVET	•		
101			683				
102	00000046	ODFF	684		jmp		Forever
103	0000010	0211	685		Jarip		1 010 101
103			686	; Notsi	ton		
104			687		оор		
	00000048	ODFF	688	StopJeta	zt ·	JMP	StopJetzt
106	0000040	ODII	689	эторост		OIVII	Stopactzt
107			690	Main		ENDP	
108			691	waiii		THILDI	
109			692	Programn	ne	ENDS	
110				0	ii e	EMDO	
111			693 694	;			
112			694 605		END		
113			695		END		
114							
115							
116	ASSEMBLY	COMBI ELE	. 0 WARNING(S),	0 EBBOD	(2)		
117	ACCEMENT I	COMPLETE	. o whiling(b),	U LAUUN	(5)		

Listing 3.4: Listning von work2.a66

#### 3.3 Aufgabe 3

Wir erweiterten das Programm aus Aufgabe 2, um folgende Rechenoperationen mit den Ziel-Registern R10 bis R14:

$$R10 = op1 + op2; \ R11 = op1 + op3; \ R12 = op4$$
 - op2;  $R13 = op1 + op5, \ R14 = op3 + op5;$ 

Danach debuggten wir im Single Step unser Programm.

#### 3.3.1 Anmerkungen zu Aufgabe 3

Bei R10 op<br/>1+op 2 entstand bei der Rechnung mit signed ein Overflow, da<br/> der zulässige Zahlenbereich überschritten wurde, das MSB wird bei der signed Darstellung als Vorzeichenbit behandelt. Bei op<br/>1+op<br/>2 wurde dieses Bit auf 1 gesetzt.

Bei R11 op<br/>1+op 3 wurde der Zahlenbereich von 16<br/>bit unsigned überschritten, daher wurde das Carry-Flag gesetzt.

Bei R12 op4 – op2 wurde in der signed Darstellung das Ergebnis negativ (Flag N). Da der Subtrahend größer als der Minuend ist, wurde ein Carry-Flag gesetzt. Bei R13 op1 + op5 wurde das Zero-Flag gesetzt, da das Ergebnis 0 ist.

Bei R14 op3 + op5 handelte es sich um eine signed Operation. Op3 war jedoch nicht im definierten signed Bereich, Daher wurde die Overflow-Flag gesetzt. Bei der Addition entstand ein Übertrag, d.h. wurde das Carry-Flag gesetzt.

#### 3.3.2 Quellcode und Screenshots der Aufgabe 3

```
;$NONSEGMENTED
                                ; Nur Tiny Model mglich
  $MODV2
                           ; Code fuer 161/163/164/165/167
  $NOLIST
  $INCLUDE (REG167.INC)
                            ; include CPU definition file
  $LIST
5
    TITLE <Mein Text>
    Prozessor Definitionen
10
11
    Hier folgen Ihre Konstanten Definitionen
12
13
  Ora
             EQU 0 ; Portbit fr Ora
14
16
  Datenspeicher SECTION Data
17
18
    Hier folgen Ihre Speicher Vereinbarungen
19
20
Mein_Speicher
                           DB
                                    12
                                             ;Byte Initialisiert
                           DW
  Mein_Speicher1
                                    65
                                             ; Word Initialisiert
23 Mein_Speicher2
                           DD
                                    4711
                           DB
                                     'ASCII Text'
24 Mein_Text
                          (120000 AND 0xFFFF); unteren 16 bit
26 MyVar32W1
               DW
                     (120000 SHR 16)
27
                                        ; obere 16 bit
28
                          (75000 AND 0xFFFF); unteren 16 bit
29 MyVar32W2
                     (75000 SHR 16)
30
                                       ; obere 16 bit
31
32 Datenspeicher ENDS
33
34
35 Programme Section Code
36 ASSUME DPP3:SYSTEM
37 ASSUME DPP0: Datenspeicher
```

```
39 ; Hier stehen Ihre Unterprogramme
40 ;
41
42 ; PInit Initialisiert den Port Px
43 ;=
44 ; I: nix
45 ; O: nix
36; Z: Register, die zerstrt werden.
47
48
49 Add32 Proc NEAR
50
    PUSH R0
     PUSH R1; Inhalt von R1 und R2 auf den Stack kopieren um die
51
       Werte zusichern
52
    MOV R2, [R0+]
                     ;R0 nach R2 kopieren R0 zu R1 inkrementieren
53
     ADD R2, [R1+] ;R1 auf R2 addieren R1 zu R2 inkrementieren
                     ;R0(R1) nach R3 kopieren
;R1(R2) mit Carrybit auf R3 addieren
    MOV R3, [R0]
55
    ADDC R3, [R1]
56
57
    POP R1
             ; Orginale vom Stack hohlen
58
    POP R0
59
60
     Ret
61
62 Add32 EndP;
63
64 Sub32 Proc NEAR
    PUSH R0
65
    PUSH R1; Inhalt von R1 und R2 auf den Stack kopieren um die
66
       Werte zusichern
67
    MOV R2, [R0+]
                      ;R0 nach R2 kopieren R0 zu R1 inkrementieren
68
    SUB R2, [R1+]
                     ;R1 auf R2 addieren R1 zu R2 inkrementieren
    MOV R3, [R0]
SUBC R3, [R1]
                     ;R0(R1) nach R3 kopieren
;R1(R2) mit Carrybit auf R3 addieren
70
71
72
    POP R1
             ; Orginale vom Stack hohlen
73
    POP R0
74
75
     Ret
76
77 Sub32 EndP;
79 MyUp1 PROC NEAR
80
     Ret
81
82 MyUp1 EndP;
83
84 Addition PROC NEAR
           MOV R2, [R0]
           ADD R2, [R1]
86
87
         ret
88 Addition EndP;
89
90
91 ; Hier startet das Hauptprogramm
92
93 A_RESET PROC TASK STARTUP INTNO RESET = 0
    \quad \text{mov} \quad \text{r0} \ , \text{BUSCON0}
94
     and r0, \#0xFF00
95
     mov BUSCON0, r0
96
    mov dpp0,#PAG Datenspeicher ; Page von Datenspeicher => DPP0
```

```
KSCCFG, #0x0003;
                                 ; Module Enable
98
     mov
99
     mov
            R0, KSCCFG
                          ; wieder ruecklesen
     JMP Main
100
101 A RESET EndP
103 MAIN Proc
   ; Hier geht Ihr Hauptprogramm los
105
106
107
     M\!O\!V\ R0\,,\ \#\!MyVar32W1
108
     MOV R1, #MyVar32W2
109
110
     CALL\ Add 32
111
     MOV~R0\,,~\#MyVar32W1
112
     MOV R1, #MyVar32W2
     CALL Sub32
114
115
     MOV~R0\,,~\#MyVar32W2
116
     MOV R1, #MyVar32W1
117
     CALL Sub32
118
119
     Call MyUp1
120
121
Forever:
124
125
     _{\rm jmp}
            Forever
126
127
      Notstop
   StopJetzt: JMP StopJetzt
129
130
131 Main
            ENDP
133 Programme ENDS
134
135
     END
136
```

Listing 3.5: Quellcode für Rechenoperationen

#### 3.4 Aufgabe 4

Wir erstellten ein Unterprogramm, das zwei 16 Bit Zahlen addiert. Die Zahlen standen direkt im Speicher. Das Unterprogramm sollte beim Aufruf in R0 einen Pointer auf den ersten Operanden, in R1 und einen Pointer auf den zweiten Operanden enthalten. Das Resultat wurde als Wert in R2 zurückgeliefert. Wir nutzten das Programm 4 mal, um die Werte in R10, R11, R13 und R14 zu berechnen.

#### 3.4.1 Quellcode und Screenshot zu Aufgabe 4

```
; $NONSEGMENTED ; Nur Tiny Model mglich

MODV2 ; Code fuer 161/163/164/165/167

NOLIST

NINCLUDE (REG167.INC) ; include CPU definition file

LIST
```

```
7 ; TITLE <Mein Text>
8 ;
9; Prozessor Definitionen
10 ;
11 ;
; Hier folgen Ihre Konstanten Definitionen
13
14 Ora
             EQU 0 ; Portbit fr Ora
16
17 Datenspeicher SECTION Data
18 ;
; Hier folgen Ihre Speicher Vereinbarungen
20 ;
; Mein_Speicher
                            DB
                                      12 ; Byte Initialisiert
22
                        30000 ;
                 DW
23 op1
                 DW
                        5000
_{24} op2
                        40000 ;
                 DW
25 op3
                 DW
                        4999
26 op4
                        -30000
                 DW
27 op5
29 Datenspeicher ENDS
30 ;
31
32 Programme Section Code
33 ASSUME DPP3:SYSTEM
34 ASSUME DPP0: Datenspeicher
35 :-
36 ; Hier stehen Ihre Unterprogramme
37 ;
38 :
39 ; PInit Initialisiert den Port Px
40 ;=
  ; I: nix
41
42
; Z: Register, die zerstrt werden.
44
45 Addi PROC NEAR
    MOV R2, [R0]
ADD R2, [R1]
46
47
48
    Ret
49
50 Addi EndP;
51
52 Subbi PROC NEAR
    MOV R2, [R0]
SUB R2, [R1]
53
54
    Ret
56
57 Subbi EndP;
58
59 :
  ; Hier startet das Hauptprogramm
60
61
\dot{A}_{RESET} PROC TASK STARTUP INTNO RESET = 0
63
    mov r0 ,BUSCON0
    and r0,#0xFF00
64
    mov BUSCON0, r0
65
66
    mov dpp0,#PAG Datenspeicher
                                     ; Page von Datenspeicher \implies DPP0
    mov KSCCFG, \#0x0003;
                                     ; Module Enable
67
```

```
mov R0, KSCCFG
                                ; wieder ruecklesen
69
      JMP Main
70 A_RESET EndP
71
72 MAIN Proc
73
    ; Hier geht Ihr Hauptprogramm los
74
75
76
     MOV~R0\,,~\#op1
78
     M\!O\!V\ R1\,,\ \#op2
79
80
      CALL Addi
      MOV R10, R2
81
      M\!O\!V\ R0\,,\ \#\mathrm{op}\,1
83
     MOV R1, #op3
84
      CALL Addi
     MOV R11, R2
86
87
      M\!O\!V\ R0\,,\ \#op4
88
      M\!O\!V~R1\,,~\#op2
89
      CALL Subbi
90
      M\!O\!V\ R12\,,\ R2
91
92
      MOV R0, \#op1
93
     MOV R1, #op5
94
95
      CALL Addi
      MOV R13, R2
96
97
     M\!O\!V\ R0\,,\ \#\mathrm{op}3
98
      MOV R1, \#op5
99
      CALL Addi
100
101
      MOV R14, R2
102
103
104
   Forever:
105
106
              Forever
108
      jmp
109
       Notstop
110
111
112
   StopJetzt:
                  JMP StopJetzt
113
114 Main
             ENDP
115
116 Programme ENDS
117
118
      END
119
```

Listing 3.6: Unterprogramm der Aufgabe 4

#### !!!!!!!!!!!!!!Screenshot fehlt!!!!!!!!!!!!!!!

#### 3.5 Aufgabe 5

Das Ziel der letzten Aufgabe war es mit 32bit Variablen zurechnen. Hoerfür wurde eine Variable angelegt, die aus 2 Words bestand welche im Speicher direkt hintereinander lagen. Mittels Bitshifting wurden die Wertebereiche der 32bit

Variable umgesetzt.

Im folgenden wurden nun die unteren 16bit der beiden zu addierenden Variablen in das Ergebnisregister geladen und addiert. Damit der Zeiger auf der nächsten Speicherstelle, und somit auf die oberen 16bit zeigt, musste in diesem Schritt die Startadressen inkrementiert werden. Im nächsten Schritt konnten die oberen 16bit mit Hilfe des *ADD C Befehls* addiert werden, hierdurch kann gesetztes Carry-bit der Addition der unteren 16bit berücksichtigt werden. Um r0 und r1 in die Ursprungsform zubringen mussten auf dem Stack abgelegten Werte wieder in das entsprechende Register geladen werden.

#### 3.5.1 Quellcode und Screenshot zu Aufgabe 5

#### Labortermin 4

### Versuch IV

- 4.1 Aufgabe 1
- 4.1.1 Anmerkungen zu Aufgabe 1
- 4.2 Aufgabe 2
- 4.2.1 Anmerkungen zu Aufgabe 2
- 4.3 Aufgabe 3
- 4.3.1 Anmerkungen zu Aufgabe 3
- 4.4 Aufgabe 4
- 4.4.1 Anmerkungen zu Aufgabe 4

#### Labortermin 5

## Versuch V

- 5.1 Aufgabe 1
- $5.1.1 \quad \text{Anmerkungen zu Aufgabe 1}$
- 5.2 Aufgabe 2
- 5.2.1 Anmerkungen zu Aufgabe 2
- 5.3 Aufgabe 3
- 5.3.1 Anmerkungen zu Aufgabe 3

## $\begin{array}{c} \text{Teil II} \\ \text{Anhang} \end{array}$

# Anhang A

Hochschule Karlsruhe – Technik und Wirtschaft Fakultät für Informatik und Wirtschaftsinformatik Prof. Dr. A. Ditzinger / Dipl.-Inform. (FH) O. Gniot Prof. Dr. N. Link / Dipl.-Ing. J. Krastel

## Digitallabor

#### Versuch: Kombinatorisches und strukturelles VHDL im GAL Baustein

**Ziel:** Im heutigen Versuch sollen Sie erste Erfahrungen mit der Sprache VHDL sammeln und dabei auch etwas mit hierarchischem Design experimentieren. Hierbei werden wir einen kleinen programmierbaren Baustein, das GAL einsetzen.

Mit Hilfe des heutigen Versuches sollen Sie erfahren, dass die Kombination aus HDL und programmierbarer Hardware schnell zu funktionierenden Schaltungen führt, und auch ziemlich flexibel bei Änderungen ist.

Benutzen Sie zur Designerstellung das Programm "ispLever Classic" und zur Simulation den "Aldec VHDL Functional Simulator". Verwenden Sie durchgängig std\_logic.

#### Aufgabe 1

Schreiben Sie ein nebenläufiges VHDL Modell für ein ODER Gatter mit zwei Eingängen. Benutzen Sie eine Gleichung zur Beschreibung der Funktionalität. Sie können analog zum in der Bedienungsanleitung beschriebenen UND3 Gatter vorgehen. Simulieren Sie Ihr Design durch direkte Eingabe der Testvektoren, programmieren Sie ein GAL und testen Sie es mit zwei Schaltern und einer LED.

Führen Sie die Funktion vor und besprechen Sie Ihre Vorgehensweise mit den Betreuern.

#### Aufgabe 2

Schreiben Sie ein nebenläufiges VHDL Modell für einen Halbaddierer. Benutzen Sie eine Funktionstabelle zur Beschreibung des Halbaddierers.

Verifizieren Sie die Korrektheit des Designs mit Hilfe der Simulation.

#### Aufgabe 3

Stellen Sie dann aus zwei Instanzen des Halbaddierers und einem ODER Gatter einen Volladdierer zusammen. Gefordert ist rein strukturelles VHDL, das nur die Verknüpfung der Komponenten beschreibt.

Tipp: Es ist sicher hilfreich, wenn Sie auf die Skizze, die Sie zur Vorbereitung gemacht haben, zurückgreifen. Beschriften Sie alle Ein- und Ausgänge, die internen Namen der Komponenten und geben Sie den Verbindungen Namen.

Simulieren Sie den Volladdierer.

Verwenden Sie zwei Volladdierer um ein rein strukturelles Modell eines Serienaddierers für zwei Zahlen zu je zwei Bit zusammenzufügen. Verwenden Sie für die beiden Eingangszahlen a und b je einen 2 Bit breiten Vektor, für die Summe einen 3 Bit breiten Vektor. Auch hier wäre sicher eine Skizze hilfreich.

Schreiben Sie eine Testbench für das Modell. Simulieren Sie den Addierer mit Hilfe der Testbench und programmieren Sie nach erfolgreicher Simulation das GAL.

Verbinden Sie die Eingänge mit den Schaltern, die Ausgänge mit der BCD -> 7-Segment-Anzeige. Anschlussbuchse "C/C – D2" an der 7-Segment-Anzeige muss an GND angeschlossen werden.

Na, was gibt 2 + 3 ???

# Anhang B

Hochschule Karlsruhe – Technik und Wirtschaft Fakultät für Informatik und Wirtschaftsinformatik Prof. Dr. A. Ditzinger / Dipl.-Inform. (FH) O. Gniot / Dipl.-Ing. J. Krastel

# Digitallabor

### Versuch: MACH Programmierung


Ziel: Im heutigen Versuch gehen wir zur nächsten Technologiestufe, den CPLDs weiter. Durch Verwendung eines MACH Bausteines können wir gleichzeitig auf die In-System-Programmierung zurückgreifen. Sie brauchen den Baustein also nicht mehr in einem speziellen Gerät zu programmieren, sondern über den JTAG Anschluss direkt auf der Platine.

Sie sollten heute die Beschreibung von sequentiellen Schaltungen mit VHDL und die Simulation dieser Schaltungen kennen lernen. Natürlich sollen Sie auch Ihre Kenntnisse über das Erstellen hierarchischer Designs und den Umgang mit einer Testbench vertiefen.

Zu jeder Aufgabe ist in der Dokumentation ein Screen Shot des Simulationsresultates gefordert, den Sie mit dem "Snipping Tool" einfach aufzeichnen können.

Das Ziel des heutigen Versuchs ist eine Ampelsteuerung, die aus vier Komponenten gemäß Bild 1 aufgebaut ist. Die einzelnen Komponenten werden nun Schritt für Schritt entworfen. Bleiben Sie für alle Aufgaben im gleichen Projekt und verwenden Sie durchgängig den Datentyp "std logic".

Für die Durchführung des Versuchs brauchen Sie ein ispMach-Board und ein I/O-Board.



#### Aufgabe 1

Erstellen Sie einen 4-Bit Binärzähler mit asynchronem Reset in VHDL. Die Entity muss den Namen "zaehler e" haben. Benutzen Sie folgende Port Namen:

takt, reset : in std logic;

: out std logic vector(3 downto 0)

Simulieren Sie das Modell durch Vorgabe der Stimuli per Simulator. Was passiert, wenn Sie Reset einfach auf '0' setzen und den Takt loslaufen lassen? Ist das ein Fehler? Wie lässt sich diese Situation vermeiden?

Zur Simulation der Aufgabe 1 erstellen Sie sich eine Testbench mit zwei Prozessen:

```
tb_res: process -- Prozess für Reset und ggf. weitere Signale
    begin
    reset <= ...; -- ab hier folgen Ihre Zuweisungen
    wait for 10 ns; -- mit wait for ... getrennt.
    reset <= ...; usw.
    wait; -- Schluss
    end process;

tb_takt: process -- zur Takterzeugung, Periode 100ns
    begin
        takt <= '0'; -- initialisiere
        loop
        wait for 50 ns; -- einen halben Takt warten
        takt <= not takt; -- takt kippen
    end loop;
end process;</pre>
```

Simulieren Sie Ihr Design mit dieser Testbench.


Programmieren des CPLD-Bausteins:

Der CPLD-Baustein auf dem ispMach-Board hat einen eingebauten Oszillator, der noch konfiguriert werden muss. Dazu dient die Datei "HARD\_A2.vhd" (siehe Anhang A). Sie finden die Datei im LAT unter W:\IWI-I\DTL\_Vorlage. Kopieren Sie sich die Datei in ihr Projektverzeichnis.

Importieren sie die Datei in ihr Projekt. Wenn Sie sich an die Namens-Vorgaben gehalten haben, müsste ihr Projekt wie in Bild 2 dargestellt aussehen. Wichtig ist, dass HARD\_A2e das Top Modul ist.

Weisen Sie mit dem Constraint Editor die Pins zu. Zählerausgang => LEDs D4 .. D1, reset => Schalter S1, Test-Eingang T1 => Taster 1. (Hinweis: Taster und Schalter sind als Pull UP zu konfigurieren).

Die zugehörigen Pins können der Bedienungsanleitung "Arbeiten mit dem ispMACH 4000ZE Breakout Board" ent- Bild 2: Aufgabe 2 - HARD\_A2 nommen werden.



Nach dem erfolgreichen Compilieren programmieren Sie nun die Hardware.

Nach dem erfolgreichen Test löschen Sie HARD A2e wieder aus dem Projekt.

#### Aufgabe 3

Wie Sie in TI 1 gesehen haben, kann es ganz schön mühsam sein, eine rein kombinatorische Schaltung mit KV-Diagrammen zu entwerfen. Hier machen wir es besser: Entwerfen Sie ein VHDL Modell für einen rein kombinatorischen Ampel Steuerungsblock, der die in Tabelle 1 gezeigte Funktionstabelle mit 16 Ampelphasen implementiert.

Simulieren Sie den Block mit einer Testbench, die die 16 Eingangswerte mit Hilfe einer FOR-Schleife erzeugt.

Eingänge des Schaltnetzes			etzes	Ausgänge des Schaltnetzes			
D	С	В	Α	GRÜN	GELB	ROT	
0	0	0	0	1	0	0	
0	0	0	1	1	0	0	GRÜN-Phase
0	0	1	0	1	0	0	GRUN-Pliase
0	0	1	1	1	0	0	
0	1	0	0	0	1	0	GELB-Phase
0	1	0	1	0	1	0	GELD-FIIdSE
0	1	1	0	0	0	1	
0	1	1	1	0	0	1	
1	0	0	0	0	0	1	
1	0	0	1	0	0	1	ROT-Phase
1	0	1	0	0	0	1	NOT-Filase
1	0	1	1	0	0	1	
1	1	0	0	0	0	1	
1	1	0	1	0	0	1	
1	1	1	0	0	1	1	ROT-GELB-Phase
1	1	1	1	0	1	1	NOT-GLED-Fliase

Tabelle 1: Funktionstabelle des Schaltnetzes

Fügen Sie den Ampel Steuerungsblock aus der vorigen Aufgabe in ein Strukturmodell ein, das den Zähler und das Ampel Schaltnetz instanziert. Der Name der Entity sollte "zaehler\_ampel\_e" heißen (siehe Bild 3). Neben den Ports aus Aufgabe 1 kommen folgende Ports hinzu:

rot, gelb, gruen : out std logic

Simulation mit der Testbench aus Aufgabe 2.


Zum Programmieren der Hardware kopieren Sie die Datei "HARD\_A4.vhd" (siehe Anhang B) in ihr Projektverzeichnis und importieren sie in ihr Projekt.

Wenn Sie sich an obige Vorgaben gehalten haben, müsste ihr Projekt wie in Bild 4 dargestellt aussehen.

Weisen Sie die benötigten Pins zu. Es müssen alle Signals aus der Liste einem entsprechenden Pin zugewiesen werden.

Testen Sie Ihre Schaltung.

Nach dem erfolgreichen Test löschen Sie "HARD\_A4e" wieder aus ihrem Projekt.



Entwerfen Sie einen zusätzlichen Ampel Steuerungsblock als getrenntes VHDL-Modul. Er liefert ebenfalls die Signale "rot / gelb / gruen" und zwar so, dass die gelbe LED zwei Takte leuchtet und zwei Takte aus ist. Die anderen sind immer aus.

Simulation mit der Testbench aus Aufgabe 3.

#### Aufgabe 6

Entwerfen Sie ein sequentielles VHDL Modell eines 2:1 Multiplexers für zwei je drei Bit breite std\_logic Vektoren A und B, die abhängig von einem Signal Select auf den drei Bit breiten Ausgangsvektor Y durchgeschaltet werden.

Test per Simulation.

#### Aufgabe 7

Als letztes fügen Sie alle Komponenten so wie in Bild 1 gezeigt zusammen. Die Entity muss ampel\_komplett\_e heißen. Neben den Ports aus Aufgabe 4 kommt noch der Port:

S2: in std\_logic


zur Umschaltung der Betriebsarten hinzu. Simulieren Sie mit Hilfe der um S2 erweiterten Testbench aus Aufgabe 2.

Zum Programmieren der Hardware kopieren Sie sich die Datei "HARD\_A7.vhd" (siehe Anhang C) in ihr Projektverzeichnis und importieren sie in ihr Projekt.

Wenn Sie sich an obige Vorgaben gehalten haben, müsste ihr Projekt wie in Bild 5 dargestellt aussehen.


Weisen Sie die benötigten Pins zu. Verwenden Sie Schalter S2 als Betriebsarten Umschalter.

Testen Sie Ihre Schaltung.



### Anhang A: Datei "HARD A2.vhd"

```
library ieee;
library MACH;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std logic unsigned.all;
use MACH.components.all;
entity HARD_A2e is
 architecture HARD_A2a of HARD_A2e is
 signal takt : std logic;
 signal q_out : std_logic_vector(3 downto 0);
component OSCTIMER
 generic (TIMER DIV : string);
 port (DYNOSCDIS : in std_logic;
   TIMERRES : in std_logic;
                  : out std_logic;
       TIMEROUT
                   : out std logic);
end component;
component zaehler e is
 port (takt, reset : in std_logic;
                   : out std logic vector(3 downto 0));
end component;
begin
 il: OSCTIMER
  generic map (TIMER DIV => "1048576") -- Teilungsfaktor - es sind nur 3 Werte
                                      -- zulässig: 128, 1024 und 1048576
         map (DYNOSCDIS => '0',
 port
              TIMERRES => not T1,
                                      -- Taster T1 zum Test
              OSCOUT
                        => open,
              TIMEROUT => takt);
                                      -- auf signal takt
 i2 : zaehler_e port map (takt=>takt, reset=>S1, q=>q_out);
  q \le not q_out; -- aktuellen Zaehlerstand den LEDs invertiert zuweisen
                 -- da LEDs leuchten, wenn eine 0 anliegt
end HARD A2a;
```



## Anhang B: Datei "HARD\_A4.vhd"

```
library ieee;
library MACH;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
use MACH.components.all;
entity HARD A4e is
        (S1 : in std_logic; -- Schalter S1 => reset
T1 : in std_logic; -- Taster T1 => Test-Eingang
rot, gelb, gruen : out std_logic;
 port (S1
                           : out std_logic_vector(3 downto 0)); -- Zaehlerausgang
end;
architecture HARD_A4a of HARD A4e is
 signal takt : std_logic;
signal q_out : std_logic_vector(3 downto 0);
component OSCTIMER
 generic (TIMER DIV : string);
           (DYNOSCDIS : in std logic;
            TIMERRES : in std_logic;
            OSCOUT : out std_logic;
TIMEROUT : out std_logic);
end component;
component zaehler ampel e is
 port (takt
                            : in std logic;
        reset
                            : in std_logic;
        q : out std_logic_vector(3 downto 0);
rot, gelb, gruen : out std_logic);
end component;
begin
 il: OSCTIMER
  generic map (TIMER_DIV => "1048576") -- Teilungsfaktor
  port map (DYNOS\overline{C}DIS => '0',
                TIMERRES => not T1,
OSCOUT => open,
                                         -- Taster T1 zum Test
                TIMEROUT => takt);
                                           -- auf signal takt
 i2: zaehler_ampel_e port map (takt => takt, reset => S1,
                                  rot => rot, gelb => gelb, gruen => gruen,
                                  q => q_out);
 q <= not q_out; -- aktuellen Zaehlerstand den LEDs invertiert zuweisen
                    -- da LEDs leuchten, wenn eine 0 anliegt
end HARD A4a;
```

## Anhang C: Datei "HARD\_A7.vhd"

```
library ieee;
library MACH;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
use MACH.components.all;
entity HARD A7e is
                          : in std_logic; -- S1 => reset
: in std_logic; -- S2 => Sx
 port (S1
        S2
                          : in std logic; -- Test-Eingang
        Т1
        rot, gelb, gruen : out std_logic;
q : out std_logic_vector(3 downto 0)); - Zaehlerausgang
end:
architecture HARD A7a of HARD A7e is
 signal takt : std_logic;
 signal q_out : std_logic_vector(3 downto 0);
component OSCTIMER
 qeneric (TIMER DIV : string);
 port (DYNOSCDIS
                   : in std_logic;
                   : in std_logic;
: out std_logic;
        TIMERRES
        OSCOUT
        TIMEROUT
                    : out std logic);
end component;
component ampel_komplett_e is
                 : in std_logic;
 port (takt
                      : in std_logic;
: in std_logic; -- Umschalter, Ampel oder gelb blinken
        reset
        S2
                     : out std logic vector(3 downto 0);
        q
        rot, gelb, gruen : out std logic);
end component;
begin
 i1: OSCTIMER
  generic map (TIMER DIV => "1048576")
  port map (DYNOSCDIS => '0',
               TIMERRES => not T1,
OSCOUT => open,
                TIMEROUT => takt);
 i2: ampel komplett e port map (takt=>takt, reset=>S1, S2=>S2,
                                q=>q_out,
                                rot=>rot, gelb=>gelb, gruen=>gruen);
q <= not q out; -- aktuellen Zaehlerstand den LEDs invertiert zuweisen
                 -- da LEDs leuchten, wenn eine 0 anliegt
end HARD A7a;
```

# Anhang C

Hochschule Karlsruhe – Technik und Wirtschaft Fakultät für Informatik und Wirtschaftsinformatik Prof. Dr. A. Ditzinger / Dipl.-Inform. (FH) O. Gniot Prof. Dr. N. Link / Dipl.-Ing. J. Krastel

# Digitallabor

### Versuch: Erste Schritte mit maschinennaher C166 Programmierung

**Ziel:** Im heutigen Versuch sollen Sie die internen Abläufe in einem typischen Prozessor verstehen. Sie sollten sich erarbeiten, was die Unterschiede zwischen Konstanten und Variablen sind, und wie der Prozessor mit den internen Registern arbeitet. Weiterhin sollten Sie den Übergabemechanismus von Parameteradressen an Unterprogramme (call by reference) und die Verarbeitung der Parameter per indirekter Adressierung verstehen.

Verwenden Sie die Keil Software mit der vorgegebenen Vorlage. Zum Debuggen brauchen wir heute keine Hardware, der Simulator genügt. Verständnisfragen, die bei den Aufgaben gestellt werden, beantworten Sie in der Ausarbeitung.

#### Aufgabe 1

Vereinbaren Sie Konstanten mit folgenden Namen und Werten:

op1 = 30000, op2 = 5000, op3 = 40000, op4 = 4999, op5 = -30000

Im Hauptprogramm laden Sie dann einfach die Register R1 bis R5 mit den Konstanten op1 bis op5. Assemblieren und binden Sie Ihr Programm und debuggen Sie im Einzelschritt. Öffnen Sie ggf. das "Register-Window", falls es nicht offen ist. Werden die richtigen Werte in die Register geladen? Welche Adressierungsart mussten Sie verwenden, und an welcher Stelle im übersetzten Programmcode tauchen die Konstanten auf? Schauen Sie zur Beantwortung dieser Frage im Assembler-Listing und mit Hilfe des Debuggers direkt im Programmspeicher nach.

#### Aufgabe 2

Kopieren Sie Ihr Programm aus Aufgabe 1 in eine neue Datei und übernehmen Sie diese in Ihr Projekt. Löschen Sie die Konstanten aus Ihrem Programm und vereinbaren Sie stattdessen gleichnamige 16 Bit-Variablen, die mit den Werten aus Aufgabe 1 initialisiert sind.

Im Hauptprogramm laden Sie dann wiederum die Register R1 bis R5 mit den Werten der Variablen op1 bis op5. Debuggen Sie erneut und verifizieren Sie, dass die richtigen Werte geladen werden. Welche Adressierungsart wurde diesmal verwendet, und was taucht nun im übersetzten Programmcode an Stelle der Konstanten auf? Ermitteln Sie mit Hilfe des Assembler- und des Linker-Listings die Adresse der Variablen und zeigen Sie den entsprechenden Speicher im "Memory-Window" an. Was fällt auf.

Erweitern Sie das Programm aus Aufgabe 2, indem Sie nach dem Laden der Register R1 bis R5 folgende Rechenoperationen mit den Register-Operanden und den Ziel-Registern R10 bis R14 durchführen:

```
R10 = op1 + op2; R11 = op1 + op3; R12 = op4 - op2; R13 = op1 + op5, R14 = op3 + op5;
```

Debuggen Sie Ihr Programm im Single Step. Stimmen die Rechenergebnisse? Notieren Sie nach jeder Rechenoperation die Werte der Flags C, Z, V und N. Wie kommen diese Werte zustande und was bedeuten sie?

#### Aufgabe 4

Schreiben Sie ein Unterprogramm, das zwei 16 Bit Zahlen addiert. Die Zahlen stehen direkt im Speicher. Das Unterprogramm soll beim Aufruf in R0 einen Pointer auf den ersten Operanden, in R1 einen Pointer auf den zweiten Operanden erhalten. Das Resultat wird als Wert in R2 zurückgeliefert. Ausser R2 und den Flags soll das UP keine Register zerstören.

Nutzen Sie Ihr Programm 4 mal, um die Werte in R10, R11, R13 und R14 zu berechnen.

#### Aufgabe 5

Na ja, die 16 bittige Rechnerei ist ja bereichsmäßig wohl doch etwas eingeschränkt und es war zugegeben keine gute Idee, ein Unterprogramm zu schreiben, dessen Aufruf-Overhead größer ist, als der Nutzen. Beides wollen wir jetzt ändern und Unterprogramme für 32 Bit Arithmetik erstellen.

Dazu legen Sie zunächst zwei 32 Bit Variablen an, die Sie auf die Werte 120000 und 75000 initialisieren.

Moment mal, 32 Bit Variablen anlegen, das haben wir doch gar nicht besprochen?! Stimmt, denn der Prozessor unterstützt dieses Datenformat nicht. Und wie immer, wenn entweder der Prozessor, oder die Programmiersprache ein Datenformat nicht unterstützt, dann muss man es eben selbst programmieren. Hier legen Sie eben einfach zwei 16 Bit Werte hintereinander in den Speicher. Ganz little Endian mäßig kommen zuerst die unteren 16 Bit, dann die oberen. Das sieht dann so aus:

```
MyVar32 DW (120000 AND 0xFFFF) ;untere 16 Bit
DW (120000 SHR 16) ;obere 16 Bit
```

So, nachdem wir nun die beiden 32 Bit Variablen angelegt haben, wollen wir auch mit ihnen rechnen:

Schreiben Sie ein Unterprogramm "add32", das zwei 32 Bit Zahlen addiert. Es erhält die Pointer wie in Aufgabe 4 und liefert das Resultat in R2 (untere 16 Bit) und R3 (obere 16 Bit) zurück. Ausser R2, R3 und den Flags soll es ebenfalls keine Register zerstören.

Rufen Sie das UP mit den beiden Variablen auf und berechnen Sie 120000 + 75000.

Abschliessend kopieren Sie Ihr UP und modifizieren die Kopie zu "sub32", das zwei 32 Bit Zahlen, bei gleicher Aufruf-Struktur subtrahiert.

Berechnen Sie zusätzlich 120000 - 75000 und 75000 - 120000 und geben Sie die Hex-Resultate der 3 Rechnungen in der Ausarbeitung an.

# Anhang D

# Digitallabor

## Versuch: Nutzung des UConnect XE166 Real Time Signal Controllers

**Ziel:** Im heutigen Versuch sollen Sie sich mit den Bitbefehlen des C166 – speziellen und wortweise arbeitenden – vertraut machen und diese auf die Parallelports des XE166 anwenden. Als weiteres Ziel des heutigen Versuchs sollen Sie das Debugging eines Embedded System kennen lernen.

Verwenden Sie die Keil 3 Software mit der vorgegebenen Assembler-Vorlagen Datei. Zum Debuggen verwenden wir heute den **UConnect XE166 Real Time Signal Controller** (siehe Bild 1), der an den USB-Bus des PCs angeschlossen wird, sowie eine kleine Platine mit 4 LEDs, 2 Schaltern und 2 Tastern (siehe Bild 2), die am Port P0 des Prozessors angeschlossen ist. Die Zuordnung der Portbits zu den LEDs, Schaltern und Tastern finden Sie in Tabelle 1.

Tip: Übertragen Sie die Werte aus der Tabelle gleich in EQUs. Die LEDs leuchten, wenn eine '0' am Port liegt. Die Tasten liefern den Wert '0', wenn sie gedrückt sind. Die Schalterstellung "oben" liefert den Wert '1'.

Legen Sie für jede Aufgabe ein neues Projekt an.



Bild 2: Platine mit 4 LEDs, 2 Schaltern und 2 Tastern

#### Anschlußbelegung der Platine mit 4 LEDs, 2 Schaltern und 2 Tastern.

X	Steckerbelegung	Port	Zugriff über	Richtungsregister		
S1: Schalter links	Pin 10	P0.0	P0_IN.0	P0_IOCR_0		
S2: Schalter rechts	Pin 8	P0.1	P0_IN.1	P0_IOCR_1		
T1: Taster links	Pin 7	P0.2	P0_IN.2	P0_IOCR_2		
T2: Taster rechts	Pin 9	P0.3	P0_IN.3	P0_IOCR_3		
LED1: rot	Pin 13	P0.4	P0_OUT.4	P0_IOCR_4		
LED2: gelb	Pin 11	P0.5	P0_OUT.5	P0_IOCR_5		
LED3: grün	Pin 12	P0.6	P0_OUT.6	P0_IOCR_6		
LED4: rot	Pin 14	P0.7	P0_OUT.7	P0_IOCR_7		

Tabelle 1: Zuordnung der Portbits zu den LEDs, Schaltern und Tastern der Platine

Schreiben Sie ein Assembler Programm, das LED1 leuchten lässt, wenn die Taste T1 gedrückt wird und LED2 leuchten lässt, wenn die Taste T2 gedrückt wird.

Die Initialisierung des Ports P0 führen Sie in einem Unterprogramm "PortInit" aus, das die Pins für Tasten und Schalter auf Eingang, die für die LEDs auf Ausgang stellt. Die Richtungsregister heißen P0\_IOCR\_0 bis P0\_IOCR\_7 für Portpin 0 bis 7. Ihr Programm PortInit hat damit etwa folgenden Aufbau:

```
PortInit PROC
; fuer die Ausgaenge
              R0,# ...
       mov
                           ;Wert fuer Ausgang
              P0_IOCR_?,R0 ;fuer alle Ausgaenge
       mov
       mov
              PO_IOCR_?,RO ;einzeln zuweisen
; jetzt die Eingaenge
             R0,# ...
                           ;Wert fuer Eingang
       mov
              P0_IOCR_?,R0 ;fuer alle Eingaenge
       mov
              P0_IOCR_?,R0 ;einzeln zuweisen
       mov
       . . .
       ret
PortInit
              EndP
```

Das Hauptprogramm geht nach dem Aufruf von PortInit in eine Endlosschleife. Wie viele Befehle brauchen Sie in dieser Schleife?

### Aufgabe 2

Erweitern Sie die Lösung aus Aufgabe 1 so, dass die Tasten nur dann eine Wirkung haben, wenn der entsprechende Schalter "oben" steht. Tip: Als Zwischenspeicher für einzelne Bits können Sie die Bits der GPRs (R0 bis R15) verwenden, da diese ja ebenfalls bitadressierbar sind

#### Aufgabe 3

In dieser Aufgabe wollen wir uns auf das Niveau eines einfacheren Desktop Prozessors hinabbegeben, der keine Bitbefehle kennt. Lösen Sie die Aufgabe 1 unter Verzicht auf die Einzelbit-Befehle des C166.

So richtig unübersichtlich würde die Sache dann für Aufgabe 2. Deshalb wollen wir es mit Aufgabe 1 bewenden lassen. Verstehen Sie jetzt, warum ein Desktop Prozessor, vom Preis einmal abgesehen, gar keine so gute Lösung für ein embedded System wäre?

#### Aufgabe 4

Schreiben Sie ein Unterprogramm "Delay", das nichts anderes macht, als etwa eine halbe Sekunde zu warten. Nutzen Sie das UP um LED3 im Sekundentakt blinken zu lassen. Wenn das klappt, fügen Sie die beiden Befehle aus Aufgabe 1, die die LEDs bedienen, zu Ihrem Hauptprogramm dazu. Das UP "Delay" lassen Sie selbstverständlich unverändert. Gehen die LEDs an, wenn Sie auf die Tasten drücken?

# Anhang E

# Digitallabor

## Versuch: Anwendung von Hochsprachen für hardwarenahe Programmierung

**Ziel:** Im heutigen Versuch sollen Sie die hardwarenahe Programmierung mit Hilfe der Sprache "C" kennen lernen. Dazu benutzen Sie wieder mit Hilfe des Uconnect USB die typischen Peripherie-Komponenten Parallelports und Timer des XE164.

Für die erfolgreiche Versuchsdurchführung müssen nachfolgende Einstellungen im Keil-Progamm µVision3 gemacht werden:

#### Einstellungen zu den Aufgaben 1, 2 und 3

- legen Sie ein neues Projekt an und wählen Sie den Microcontroller XE164F-96F aus.
- Startup Code für die Simulation kopieren unter Source Group 1 muss die Datei START V3.A66 stehen.
  - Nachfolgende Parameter müssen in der Datei START V3.A66 geändert werden:
  - => Zeile 292: \$SET (INIT HPOSCCON = 0)
  - => Zeile 349: \$SET (INIT PLLCON = **0**)
- Nachfolgende Projekteinstellungen müssen unter "Menüleiste: Project /Options for Target 1' "gemacht werden:
- Register Listing: Haken bei Assembly Code
- Register C166: Haken bei Double-precision Floating-point

#### Einstellungen nur für die Aufgabe 1 (Simulation)

- Register L166 Misc: Im Feld für Interrupt Vector Table Address muss die Adresse 0x000000 stehen
- Register Debug: Use Simulator auswählen, Haken bei "Load Application at Startup" und bei "Run to main()"

#### Aufgabe 1

Passen Sie das allererste Übungsbeispiel aus Kernighan/Ritchie, die Umwandlung Fahrenheit in Celsius auf den XE164 an. Die Ausgabe über die Konsole ersetzen Sie durch Anschauen der Werte für Celsius mit dem Debugger im <u>Simulationsmodus</u>. Den Quellcode finden Sie unten (siehe Text 1).

Fordern Sie im Listing die Ausgabe des erzeugten Assemblercodes an (siehe Einstellungen zu den Aufgaben). Fertigen Sie eine Tabelle an, die für die Teilaufgaben b) bis e) nachfolgend Werte enthält:

- Codegröße die nach der Übersetzung unten im Log-Fenster angezeigt wird (siehe Bild 1 auf Seite 4)
- Laufzeit bis zum Ende des Programms (Run bis Breakpoint auf schließende Klammer!) die im Debugger im Registerfenster ganz unten vor dem PSW oder in der Statusleiste des Debuggers als t1: angezeigt wird (siehe Bild 2 auf Seite 4).

```
/* Umwandlung von Fahrenheit in Celsius fuer fahr = 0, 20, ...., 300 */
void main(void) {
   int celsius, fahr;
   int lower, upper, step;

   lower = 0;
   upper = 300;
   step = 20;

   fahr = lower;
   while (fahr <= upper) {
      celsius = 5 * (fahr-32) / 9; //Diese Zeile kommt in c) in Function
      fahr = fahr + step;
   }
}</pre>
```

Text 1: Quellcode: Umwandlung Fahrenheit in Celsius

- a) Übersetzen und binden Sie das Programm. Schauen Sie sich den erzeugten Code im Programmlisting an. Was fällt auf?
- b) Ok, da müssen wir dem Compiler wohl etwas auf die Sprünge helfen. Verlegen Sie die Deklaration von celsius vor "main", alles andere bleibt wie es ist. Schauen Sie den erzeugten Code im Listing an und achten Sie auch mal auf die Multiplikation mit 5.
- c) Im n\u00e4chsten Schritt lagern Sie die Zeile zur Umrechnung in eine Funktion fahr\u00e2cels aus. Achten Sie im erzeugten Code auf die Parameter\u00fcbergabe in und aus der Funktion.
- d) Jetzt wollen wir die Rechenkünste des Prozessors mal austesten. Ändern Sie die Deklaration von fahr und celsius und natürlich auch der Function fahr2cels nacheinander in long, float und double (dafür müssen Sie auch die Option im C166 Reiter ändern). Auswirkungen auf Code und Rechenzeit?
- e) Wie müsste man das Programm umgestalten, damit es bei gleicher Rechengenauigkeit schneller wird?

#### Einstellungen nur für Aufgabe 2 und 3 mit der Hardware UConnect XE166

- Register L166 Misc: Im Feld für Interrupt Vector Table Address muss die Adresse 0xC00000 stehen.
- Register Debug: Infineon DAS Client for XC16x auswählen, Haken bei "Load Application at Startup" und bei "Run to main()"
  - => Button Settings: DAS Server: **JTAG over USB Chip** auswählen. Als Device wird bei funktionierender Hardware "XE166/XC2000-Family" angezeigt.
  - => Register Flash Download Options auswählen. Nachfolgenden Programming-Algorithm hinzufügen: XE16x-96F On-chip Flash.
- Register Utilities: Nachfolgenden Target Driver for Flash Programming auswählen: Infineon DAS Client for XC16x
  - => Zur Überprüfung des Programming-Algorithm => Button Settings drücken. Überprüfen Sie die Einstellungen.
- Die Datei t3power.c befindet sich im Verzeichnis W:\IWI-I\mc\_C167\\*. Die Include Datei XE164F\_HS.h wurde schon in das entsprechende Verzeichnis kopiert (C:\Keil3\C166\inc\\*).

Schreiben Sie ein eigenes Header File, das die Deklarationen (ohne Verwendung der Keil Erweiterungen) der 8 Richtungssteuerregister P0\_IOCRxx sowie P0\_OUT und P0\_IN enthält. Lösen Sie Aufgabe 1 und 2 des vorigen Aufgabenblattes (Taster und LEDs) mit Hilfe Ihrer Definitionen und von Maskierungsoperationen. Achten Sie wieder auf den erzeugten Code.

#### Aufgabe 3

Für diese Aufgabe greifen Sie auf die Definitionen der Keil Entwicklungsumgebung zurück. Die Definitionen aus Aufgabe 2 brauchen Sie hier nicht mehr.

Verwenden Sie den Timer T3, um die grüne LED mit 1 Hz blinken zu lassen und die beiden LEDs über die Tasten diesmal ohne Verzögerung zu bedienen.

Damit das klappt, müssen Sie zwei Voraussetzungen schaffen:

- Fügen Sie über #include "XE164F\_HS.h" die Register und Bitdefinitionen in Ihren Code ein. Nun haben Sie die Bezeichnungen aus Tabelle 1 auch für einzelne Bits zur Verfügung. Ihr Header File aus Aufgabe 2 brauchen Sie nun nicht mehr.
- 2. Fügen Sie die Datei t3power.c in Ihr Projekt ein und starten Sie ganz zu Beginn Ihrer Initialisierungen die Funktion void t3power(void); um den T3 einzuschalten.

Initialisieren und starten Sie den T3 in einer eigenen Methode T3Init. In der Hauptschleife fügen Sie neben den Zeilen, die die Tasten in die LEDs kopieren, einfach eine Zeile ein, die T3OTL in die LED kopiert. Das ist zwar nicht ganz optimal, denn normalerweise würde man diesen Job eher per Interrupt erledigen, hier aber durchaus ok, da der Prozessor ja ohnehin in einer Schleife läuft. Eine (am besten zusätzliche) Lösung per Interrupt ist aber nicht verboten, wenn die Vorlesung schon so weit vorangekommen ist.

	Port	Zugriff über	Richtungsregister
S_1: Schalter links	P0.0	P0_IN_P0	P0_IOCR00
S_2: Schalter rechts	P0.1	P0_IN_P1	P0_IOCR01
T_1: Taster links	P0.2	P0_IN_P2	P0_IOCR02
T_2: Taster rechts	P0.3	P0_IN_P3	P0_IOCR03
LED1: rot	P0.4	P0_OUT_P4	P0_IOCR04
LED2: gelb	P0.5	P0_OUT_P5	P0_IOCR05
LED3: grün	P0.6	P0_OUT_P6	P0_IOCR06
LED4: rot	P0.7	P0_OUT_P7	P0_IOCR07

Tabelle 1: Zuordnung der Portbits zu den LEDs, Schaltern und Tastern der Platine

f <sub>CPU</sub> = 10MHz	Timer Input Selection T2I / T3I / T4I							
BPS1 = 00 <sub>B</sub>	000в	001в	010в	011 <sub>B</sub>	100 <sub>B</sub>	101 <sub>B</sub>	110 <sub>B</sub>	111 <sub>B</sub>
Prescale factor	8	16	32	64	128	256	512	1024
Input Frequency	1,25MHz	625,0kHz	312,5kHz	156,25kHz	78,125kHz	39,06kHz	19,53kHz	9,77kHz
Resolution	800ns	1,6µs	3,2µs	6,4µs	12,8µs	25,6µs	51,2µs	102,4µs
Period	52,43ms	104,9ms	209,7ms	419,4ms	838,9ms	1,678s	3,355s	6,711s

Tabelle 2: T3 Vorteiler

