https://www.analog.com/en/resources/analog-dialogue/articles/introduction-to-spi-interface.html

Introduction to SPI Interface

- 직렬 주변 장치 인터페이스(SPI)는 MCU와 센서, ADC, DAC, shift registor, SRAM등과 같은 주변 장치 IC간에 가장 널리 사용되는 인터페이스 중 하나
- 아날로그 디바이스의 SPI 지원 스위치 및 멀티플렉서 소개
- 해당 제품들이 시스템 보드 설계에서 GPIO 수를 줄이는데 어떻게 도움이 되는지
- SPI는 동기식 전이중(full duplex) 메인-서브노드 기반 인터페이스
- 메인 또는 서브노드의 데이터는 상승 또는 하강 클록 에지에 동기화
- 메인 노드와 서브 노드는 동시에 데이터 전송 가능
- SPI 인터페이스는 3선 | 4선으로 구성 가능
- 해당 설명에서는 가장 많이 사용되는 4선 SPI 인터페이스에 중점

Interface



그림 1. 메인 노드와 서브노드를 포함한 SPI 구성.

- 4선 SPI 장치에는 4가지 신호 존재
  - 클럭(SPI CLK, SCLK)
  - 칩 선택(CS)
  - 메인 아웃, 서브노드 인(MOSI)
  - 메인 인, 서브노드 아웃(MISO)
- 클록 신호를 생성하는 장치는 메인 노드
- 메인 노드와 서브 노드 간에 전송되는 데이터는 메인 노드에서 생성된 클록에 동기화
- SPI 장치는 I2C 인터페이스보다 훨씬 높은 클록 주파수 지원

    - 빠른 데이터 전송 속도, 고해상도 디스플레이, 센서 장치 지원, 전송 안정성 좋음
- SPI 인터페이스는 하나의 메인 노드만 가질 수 있고, 하나 이상의 서브노드 가질 수 있음
- 메인 노드의 칩 선택 신호는 서브 노드 선택하는데 사용
- 일반적으로 Active Low 신호, 서브 노드와 SPI 버스의 연결 끊을 때는 High 신호로 설정
- 여러 개의 서브 노드 사용 경우, 각 서브 노드에 대해 메인 노드에서 개별 칩 선택 신호 요구
- 해당 설명에서는 칩 선택 신호가 항상 Active Low 신호
- MOSI와 MISO는 데이터 회선
- MOSI에서는 메인 노드에서 서브 노드로 데이터 전송
- MISO는 서브 노드에서 메인 노드로 데이터 전송

데이터 전송

- SPI 통신 시작 -> 메인 노드가 클록 신호 전송 => CS 신호 활성화, 서브 노드 선택
- 칩 선택 신호는 일반적으로 Active Low -> 메인 노드는 이 신호에 로직 0을 전송, 서브 노드 선택
- SPI는 전이중 인터페이스 -> 메인 노드와 서브 노드는 각각 MOSI 및 MISO 라인을 통해 동시에 데이터 전송 가능
- SPI 통신 중 데이터는 동시에 전송, 수신됨
    - 전송(MOSI/SDO 버스로 직렬 전송) / 수신(MISO/SDI 의 데이터는 샘플링/읽기)
- 직렬 클록 에지는 데이터의 이동 및 샘플링을 동기화
- SPI 인터페이스는 사용자가 클록의 상승 또는 하강 에지 선택, 데이터 샘플링 / 이동시킬 수 있는 유연성 제공
- SPI 인터페이스를 사용하여 전송되는 데이터 비트 수를 확인하려면 장치 데이터 시트 확인 필요

클록 극성 및 클록 위상

- SPI에서 메인은 클록 극성과 클록 위상 선택 가능
- CPOL 비트는 유휴 상태 동안 클록 신호의 극성 설정
- 유휴 상태는 CS가 High 상태, 전송 시작 시 Low로 전이하는 기간과
- CS가 Low 상태이고 전송 종료 시 High로 전이하는 기간으로 정의
- CPHA 비트는 클록 위상 선택
- CPHA 비트에 따라 상승 또는 하강 클록 에지 사용, 데이터를 샘플링 / 시프트
- 메인은 서브노드 요구 사항에 따라 클록 극성과 위상 선택
- CPOL 및 CPHA 비트 선택에 따라 네 가지 SPI 모드 사용 가능

- 아래 표는 네 가지 SPI 모드 보임

표 1. CPOL 및 CPHA를 사용한 SPI 모드

SPI 모드	CPOL	CPHA	유휴 상태의 클록 극성	데이터를 샘플링 및/또는 이동시키는 데 사용되는 클록 위상
0	0	0	논리 낮음	상승 에지에서 샘플링된 데이터와 하강 에지에서 이동된 데이터
1	0	1	논리 낮음	하강 에지에서 샘플링된 데이터와 상승 에지에서 이동된 데이터
2	1	0	로직 하이	하강 에지에서 샘플링된 데이터와 상승 에지에서 이동된 데이터
3	1	1	로직 하이	상승 에지에서 샘플링된 데이터와 하강 에지에서 이동된 데이터

SPI 모드에서의 통신 예시

- 데이터는 MOSI 및 MISO 회선을 통해 표시
- 전송 시작과 끝은 녹색 점선
- 샘플링 에지는 주황
- 시프팅 에지는 파란색





그림 2. SPI 모드 0, CPOL = 0, CPHA = 0: CLK 유휴 상태 = 낮음, 상승 에지에서 데이터가 샘플링되고 하강 에지에서 데이터가 이동합니다.

-> 모드 0

- SPI 모드 1의 타이밍 다이어그램
- 클럭 극성은 0 -> 클럭 신호의 유휴 상태가 Low임을 의미

- 클럭 위상은 1 -> 데이터가 하강 에지에서 샘플링, 상승 에지에서 데이터 시프트



그림 3. SPI 모드 1, CPOL = 0, CPHA = 1: CLK 유휴 상태 = 낮음, 하강 에지에서 데이터가 샘플링되고 상승 에지에서 데이터가 이동합니다.

- SPI 모드 2의 타이밍 다이어그램
- 클럭 극성은 1 -> 클럭 신호의 유휴 상태가 High
- 클럭 위상은 0 -> 데이터가 하강 에지에서 샘플링, 상승 에지에서 데이터 시프트



그림 4. SPI 모드 2, CPOL = 1, CPHA = 0: CLK 유휴 상태 = 높음, 하강 에지에서 데이터가 샘플링되고 상승 에지에서 데이터가 이동합니다.

- SPI 모드 3의 다이밍 다이어그램
- 클럭 극성 1 -> 클럭 신호의 유휴 상태가 High
- 클럭 위상 1 -> 데이터가 클럭 신호의 상승 에지에서 샘플링, 하강 에지에서 시프트



그림 5. SPI 모드 3, CPOL = 1, CPHA = 1: CLK 유휴 상태 = 높음, 상승 에지에서 데이터가 샘플링되고 하강 에지에서 데이터가 이동합니다.

다중 하위 노드 구성

- 하나의 SPI 메인에 여러 개의 하위 노드 사용 가능
- 하위 노드는 일반 모드 또는 데이지 체인 모드로 연결 가능

일반 SPI 모드:



그림 6. 다중 하위 노드 SPI 구성.

- 일반 모드에서는 각 하위 노드에 대한 개별 칩 선택이 메인에서 필요
- 칩 선택 신호가 메인에 의해 활성화(Low) -> 선택된 하위 노드에서 MOSI/MISO 라인의 클럭과 데이터 사용 가능
- 여러 개의 칩 선택 신호가 활성화 -> 메인이 어떤 하위 노드가 데이터를 전송하는지 식별 할 방법 없음 -> MISO 라인의 데이터 손상
- 하위 노드의 수 증가 -> 메인 노드의 칩 선택 라인 수 증가
- 메인 노드에 필요한 입출력 수가 급격히 증가 -> 사용 가능한 하위 노드 수 제한 가능
- 일반 모드에서 하위 노드 수를 늘리는 여러 방법 존재
- 멀티플렉서를 사용, 칩 선택 신호 생성 방법 등

데이지 체인 방식:



그림 7. 다중 하위 노드 SPI 데이지 체인 구성.

- 데이지 체인 모드에서는 모든 하위 노드의 칩 선택 신호가 연결, 데이터가 한 하위 노드에서 다음 하위 노드로 전파되도록 구성
- 모든 하위 노드는 동시에 동일한 SPI 클럭을 수신
- 메인 노드의 데이터는 첫 번째 노드에 직접 연결
- 해당 하위 노드는 다음 하위 노드에 데이터를 제공하는 방식으로 진행
- 데이터가 한 하위 노드에서 다음 하위 노드로 전파될 때 데이터 전송에 필요한 클록 사이클 수가 데이터 체인에서 하위 노드에 위치에 비례
- 위 그림의 8비트 시스템에서는 세 번째 하위 노드에서 데이터를 사용하려면 24개의 클록 펄스가 필요
- 일반 SPI 모드에서는 8개의 클록 펄스만 필요
- 아래 그림은 데이지 체인을 통해 전파되는 클록 사이클과 데이터를 보여줌
- 모든 SPI 장치가 데이지 체인 모드를 지원하는 것은 아님

- 데이터 시트 참조 필수



그림 8. 데이지 체인 구성: 데이터 전파.

아날로그 디바이스 SPI 지원 스위치 및 멀티 플렉서

- 최신 세대 ADI SPI 지원 스위치는 정밀 스위치 성능 저하 없이 상당한 공간 절약 효과 제공
- SPI 지원 스위치 또는 멀티플렉서를 통해 시스템 수준 설계를 크게 간소화하고 필요한 GPIO 수를 줄이는 방법에 대한 사례 연구 살핌
- ADG1412는 쿼드 SPST(단극 단투) 스위치로, 각 스위치이 제어 입력에 4개의 GPIO를 연결해야 함

- 아래 그림은 MCU와 ADG1412 한 대의 연결을 보임



그림 9. 스위치의 제어 신호로서의 마이크로컨트롤러 GPIO.

- 보드의 스위치 수가 증가함에 따라 필요한 GPIO 수도 크게 증가
- 테스트 계측 시스템 설계 시 시스템의 채널 수를 늘리기 위해 많은 수의 스위치를 사용하는 경우 4X4 교차점 행렬 구성에서는 ADG1412 4개 사용
- 해당 시스템에는 16개의 GPIO 필요, 표준 MCU에서 사용 가능한 GPIO가 제한
- 아래 그림은 MCU의 16개의 GPIO를 사용, ADG1412 4개를 연결하는 식을 보임



그림 10. 다중 하위 노드 구성에서는 필요한 GPIO 수가 엄청나게 증가합니다.

- GPIO 수를 줄이는 한 가지 방법은 아래 그림과 같이 직렬-병렬 변환기를 사용하는 것
- 스위치 제어 입력에 연결 가능한 병렬 신호를 출력, 직렬 인터페이스 SPI를 통해 장치 구성

- 단점 : 추가 부품을 도입, 부품 비용 증가



그림 11. 직렬-병렬 변환기를 사용한 다중 하위 노드 스위치.

- 또 다른 방법은 SPI 제어 스위치를 사용
- 이 방법은 필요한 GPIO 수를 줄이는 이점
- 직렬-병렬 변환가를 추가로 설치해야하는 오버헤드도 제거
- 아래 그림처럼 16개의 MCU GPIOS 대신 7개의 MCU GPIO만 사용해 4개의 ADGS1412에 SPI 신호 제공



그림 12. SPI 지원 스위치는 마이크로컨트롤러 GPIO를 저장합니다.

- 스위치를 데이지 체인 구성으로 구성, GPIO 개수를 더욱 최적화 가능

- 데이지 체인 시스템에 사용되는 스위치 수와 관계 없이 메인(MCU)에서 4개의 GPIO만 사용



그림 13. GPIO를 더욱 최적화하기 위해 데이지 체인으로 구성된 SPI 지원 스위치.

- 위 그림은 설명을 위한 것, ADGS1412 데이터 시트는 SDO 핀에 풀업 저항 사용을 권장
- 데이지 체인 모드에 대한 자세한 내용은 ADGS1412 데이터 시트 참조
- 단순화를 위해 해당 예제에서는 4개의 스위치 사용

- 시스템 내 스위치 수 증가 -> 보드 간소성, 공간 절약 이점 증가
- ADI SPI 지원 스위치는 6단 보드에 8개의 쿼드 SPST 스위치를 사용하는 4X8 크로스 포인트 구성에서 전체 보드 공간 20% 절감
- 정밀 SPI 스위치 구성으로 채널 밀도 향상 기사에서는 정밀 SPI 스위치 구성이 채널 밀도를 어떻게 높이는지 자세히 설명
- 아날로그 디바이스는 여러가지 SPI 지원 스위치와 멀티플렉서 제공