快速傅立葉轉換之複數乘法器設計及其系統整合

研究生: 陳振模 指導教授: 王逸如 博士

國立交通大學電信工程研究所

中文摘要

本文首先介紹了快速傳立葉轉換的數學架構,並且依 照不同數學架構的特點設計了不同的硬體實現架構,特別 是針對於複數乘法器部分的改良,可以得到低面積,低消 耗能量以及高效能的設計,並且針對改良後的快速傅立葉 轉換系統和原始的快速傅立葉轉換系統來做比較討論,最 後針對於改良後的系統,得知面積和消耗能量都得以下降 約10%~20% Multiplier design and use it to improve FFT system

Student:Chen-Mo Chen Advisor:Dr. Yih-Ru Wang

Institute of Communication Engineering

National Chiao Tung University

Abstract

In this thesis , the mathematical framework of the FFT system was introduced first . And , the characteristics of different mathematical frameworks were used to produce the different hardware frameworks , especially the improvement of the complex number multiplier in FFT system. The FFT architecture with small-area , low-power and high-performance were proposed. Finally, comparing with the conventional architecture , 10%~20% area and power reductions can be achieved .

致謝

進入研究所短短兩年,說真的有時候真的不知道時間過這麼快,但是卻學到了許多專業知識,首先要感謝朱純潔老師經由老師的指導和授課,讓我能近一了解整體 OFDM 的系統架構,也更進一步讓我有動力想去實現 FFT system 的改良實作,也對我再硬體上的實作更加一步的了解,最後也要感謝王逸如老師在論文最後的幫忙以及指點,也讓我能在如期時間內能夠順利的完成此論文

而實驗室的同學,學長,學弟們大家都很和氣,也常常會 一起相約出去大吃大喝,打個球之類的,這對於一向緊張的 我實在是紓解了不少的壓力,所以在此也很感謝大家的陪伴 和扶持

最後也很感謝我的父母親能夠在研究所期間讓我自由 發揮也能給予精神上的鼓勵

目錄

Chapter1:序論···········1
1-1:研究動機
1-2:研究方向
1-3:章節概要
Chapter2:快速符立葉轉換數學演算法之分析與研究······3
2-0: 簡介
2-1:以二點為基底的快速符立葉轉換 (Radix-2 FFT) 3
2-1-1:DIT 架構 (decimation in time)
2-1-2:DIF 架構(decimation in frequency) ·················· 7
2-2:以四點為基底之快速符立葉轉換 (Radix-4 FFT) 9
2-3:以 2 ² 為基底之快速符立葉轉換 (Radix-2 ² FFT) ················ 12
2-4:以 2 ³ 為基底之快速符立葉轉換 (Radix-2 ³ FFT) ················ 16
2-5:不同演算法之比較
Chapter3:快速符立葉轉換之架構分類 19
3-0: 簡介
3-1: 快速符立葉轉換之架構分類
3-2:垂直投影架構 (Row major system)
3-2-1:單一路徑延遲迴授系統 (SDF) 22
3-2-1.1:Radix-2 ² SDF FFT
3-2-1. 2:Radix-2 ³ SDF FFT
3-2-1.3:Radix-8 SDF FFT
3-2-2: 多路徑延遲交換線路系統 (MDC)
3-2-2.1:Radix-2 ³ MDC FFT
3-3:基於座標旋轉數位電腦之快速傅力葉轉換架構(CORDIC) 36
3-4:各架構之比較 … 41
Chapter4:快速符立葉轉換在硬體上的實現和改良 44
4-0: 簡介 44
4-1:Cordic 的硬體架構簡介 45
4-1-1:Cordic 和 Multiplier 的比較
4-1-2:Cordic 的缺點和避免之處
4-2:16-point FFT(SDF)的硬體實現討論
4-2-1:對於 16-point FFT 的改良
4-2-1.1:以 16 為基底的乘法替代法(W16 的乘法)

1-2-2:經由 W16 block 改良過後的 16-point FFT ······ 5	4
4-3:Radix-2°和Radix-2°以及Radix-2⁴之數學演算式簡單化 ······· 5€	3
4-4:64-point FFT(SDF)的硬體實現討論 ······6	31
4-5:256-point FFT(SDF)的硬體實現討論 ······6	6
4-6:1K-point FFT(SDF)的硬體實現討論 ······7	3
1-7: 對於其他架構改善的優缺點分析	5
1-7-2:Cordic system的改良7	78
1-8:對於FFT 硬體架構設計的總結和感想 ······8	31
hapter5:結論 8	4



圖目錄

Fig	2-1.1:Simple DIT 8-point FFT ······	••4
Fig	2-1.2:Simple DIT 8-point FFT with radix-2 ·····	5
Fig	2-1.3:Butterfly基本原件圖 ·······	•5
Fig	2-1.4:8-point FFT with radix-2(未簡化) ·······	6
	2-1.5:8-point FFT with radix-2(簡化後)	
	2-1.6:Simple DIF 8-point FFT ······	
	2-1.7:DIF 8-point FFT with radix-2 ······	
Fig	2-2.1:FFT with Radix-4 簡化流程圖······	·11
Fig	2-2.2:Radix-2 基本元件 ····································	·11
Fig	2-2.3:Radix-4 基本元件 ····································	·12
	2-3.1:Simple 16-point FFT with Radix-2 ² (DIF) ·················	
	2-3.2:Complete 16-point FFT with Radix-2 ² ······	
Fig	2-4.1:8-point FFT with Radix-2 ³ ······	·17
Fig	3-1.1:8-point FFT with Radix-2·····	·19
Fig	3-1 9·FFT 垂直投影架構	.20
Fig	3-1.3:FFT 水平投影架構	·21
	3-2.1:16-point FFT with radix-2 基本 SDF 架構 ··············	
	3-2.2:256-point FFT with radix-4 基本 SDF 架構	
Fig	3-2.3:FFT with Radix-4 簡化流程圖	·25
Fig	3-2.4:16-point FFT with radix-2 ² ······	·26
Fig	3-2.5:256-point FFT with radix-2 ² 硬體架構圖	27
Fig	3-2.6:8-point FFT with Radix-2 ³ ······	·28
Fig	3-2.7:64-point FFT with radix-2 ³ 硬體架構圖 ······	·29
	3-2.8:DVB-T 8K mode 圖 ······	
Fig	3-2.9: W8 持法部分的簡化架構	•31
Fig	3-2.10:W8 block 硬體架構 ······	•31
Fig	3-2.11:8*n-point FFT with radix-2 ³ use W8 block······	•32
Fig	3-2.12:Radix-2 MDC 架構······	•33
Fig	3-2.13:Radix-4 MDC 架構······	•34
Fig	3-2.14:Radix-2 ³ MDC架構·······	35
	3-3.1: 複數乘法的極座標表示法	

Fig	3-3.2:256-point FFT with radix-4 基本SDF架構39
Fig	4-1.1:cordic 第N組逼近block ·······44
Fig	4-1.2:cordic block diagram ······45
	4-2.1:W8 block(輸出控制要看 system 而定)······47
Fig	4-2.2:16-point FFT system diagram48
Fig	4-2.3:W16 diagram·····51
Fig	4-2.4:W16 block(輸出控制要看 system 而定) ······52
Fig	4-3.1:16-point FFT with Radix-2 ² twiddle factor排序法56
Fig	4-3.2:64-point FFT with Radix-2° 第二組乘法器
	twiddle factor排序法57
Fig	4-3.2:64-point FFT with Radix-2° 第四組乘法器
	twiddle factor排序法57
Fig	4-4.1:64-point FFT(SDF)通用硬體架構······60
Fig	4-4.2:輸入信號的表示60
Fig	4-5.1:256-point FFT(SDF)通用硬體架構 ······65
Fig	4-5.2:256-point FFT(SDF)以16-point FFT(SDF)組成圖69
Fig	4-5.3:改良後Radix-2 ² 256-point FFT with W16 block and
	Cordic的硬體架構圖 ·······70
Fig	4-7.1:W8 block(輸出控制要看 system 而定)······74
Fig	4-7.2:W8 block 第二種設計架構(省 power) ······76
	4-7.3:改良後的 cordic system(省 power)78
	William.

表目錄

Table	3-1.1:垂直投影以及水平投影架構的比較22
Table	3-2.1:Radix-2 以及Radix-4 SDF的比較 ······24
Table	3-2.2:不同架構(Radix)的 FFT 硬體比較27
	3-2.3:不同點數對於不同架構所用到的面積30
	3-2.4:MDC運用不同架構(radix)的硬體消耗比較34
	3-2.5:Radix-2 ³ MDC以及Radix-4 MDC比較······36
Table	3-7.1:SDF以及MDC架構的比較43
Table	3-7.2:水平架構以及垂直架構的各種比較 ·······43
	4-2.1: 三種不同架構 16-point FFT 數據比較49
	4-2.2:W8 diagram VS W16 diagram52
Table	4-2.3:W16 block VS Cordic system53
	4-2.4: 三種不同架構 16-point FFT 數據比較之二54
Table	4-4.1: 三種不同架構 64-point FFT 數據比較62
Table	4-4.2:W4 W8 W16 block average dynamic power64
Table	4-5.1: 三種不同架構 256-point FFT 數據比較 ·············67
Table	4-5.2:改良後Radix-2 ² 256-point FFT with W16 block and
	Cordic system各階層至少所需要的bit數70
Table	4-5.3:改良後Radix-2 ² 256-point FFT with W16 block and
	Cordic system分析數據71
Table	4-6.1: 第一種和第二種 1K-point FFT 架構比較結果73
Table	4-7.1:運用原本 W8 block 和省電 W8 block 的比較 ·······76
Table	4-7.2:運用原本 W16 block 和省電 W16 block 的比較 ·······77
Table	4-7.3: 原始的 cordic 和改良後的 cordic 分析比較79
<i>T</i> D 1.1	4 0 1 W0 W10 W00 11 1 (1011) \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \
	4-8.1:W8 W16 W32 block(12bits)以及cordic(16bits)比較 80
Table	4-8. 2: Radix-2 ⁵ 以及Radix-2 ⁴ (mix Radix-2 ²)產生架構所需的
m 1 1	乘法器內容·············81
Table	4-8.3:Radix-2 ³ 以及Radix-2 ⁴ 產生架構所需的乘法器內容81

Chapterl 緒論

隨著科技的進不和生活的需求,人們愈來愈注重週遭生活品質,而跟現代人脫離不了關係的便是傳輸。現在不管是手機,視訊,網路…等等之類高科技產品,其傳送功能都是不可忽視的一點,人們愈來愈注重高品質以及高速度的要求,當然對於硬體方面,人們也愈來愈要求硬體面積小(攜帶方便),夠省電以及運算功能強大,這些都是大家在努力研發的目標,也可說是最重要的。

1-1 研究動機

FFT system 可說是傳輸系統過程中非常重要的一個關鍵,雖然這數十年下來已經有非常多的人研究這方面的問題,也提出了許許多多的方法以及改良,但是似乎就是無法趕上大眾所希望的品質需求,所以在這裡經由本研究希望能夠徹底了解 FFT system 的數學原理, 及其硬體方面可以再改善的部分,再以不同架構實作至硬體上,以比較出不同架構之間的優缺點。

1-2 研究方向

在本論文中,我們嘗試著創新一些數學硬體架構,針對 FFT system 之中的複數乘法器做重點式的改良或是替換,以期望整體 FFT system 能夠做到快速度,low power 以及省面積的目標。

1-3 章節概要

共分成五章,各章節編排如下:

Chapter 1 緒論: 介紹研究動機,方向以及章節概要

Chapter 2 快速傅立葉轉換數學演算法之分析與研究: 介紹 FFT 的由來以及特性

Chapter 3 快速傅立葉轉換之架構分類: 介紹 FFT 的一些基本硬體架構實現,並且比較之間的優缺點

Chapter 4 快速傅立葉轉換在硬體上的實現和改良: 將傳統的 FFT 架構以及新的方法運用在其中,實現在硬體上, 比較看看是否有改善以及之間的優缺點

Chapter 5 結論:

