Travaux Pratiques

Electronique pour la transmission de l'information

TP n°2 - Réalisation d'une boucle à verrouillage de phase à éléments discrets

Une boucle à verrouillage de phase (Phase Locked Loop = PLL) est un système bouclé destiné à asservir la phase instantanée du signal de sortie $\phi_s(t)$ sur la phase instantanée du signal d'entrée $\phi_e(t)$ et donc à asservir aussi la fréquence du signal de sortie $f_s(t)$ sur la fréquence du signal d'entrée $f_e(t)$. Un tel système est à la base d'innombrables circuits d'électronique : démodulation d'amplitude, de fréquence (FM et FSK), synthèse de fréquences, extraction d'un signal noyé dans du bruit, amplificateur lock-in, télécommunications ...

L'objectif de ce TP est la réalisation d'une boucle à verrouillage de phase à éléments discrets.

L'accent est mis sur le fonctionnement de l'oscillateur contrôlé en tension (OCT, VCO en anglais), qui est entièrement réalisé à partir de composants élémentaires (transistors bipolaires, condensateurs, et résistances). Il vous est demandé :

lors de la préparation :

- d'étudier le fonctionnement d'une boucle à verrouillage de phase, puis d'analyser en détail le fonctionnement de l'oscillateur proposé, et de l'oscillateur contrôlé en tension qui en résulte.

lors de la séance :

- d'étudier l'oscillateur commandé en tension, en comparant préparation / simulation sous Pspice de la structure et manipulations,
- de câbler puis caractériser le comparateur de phase en réalisant vous-même le déphaseur,
- de caractériser la boucle à verrouillage de phase réalisée à partir du VCO précédemment étudié et du comparateur de phase à "OU EXLUSIF" (XOR).

A. Préparation

I. Etude de la boucle à verrouillage de phase

I.1 Mise sous forme de schéma blocs

Puisque les grandeurs que l'on asservit sont les phases des signaux d'entrée et de sortie on préfère décrire le système bouclé par un schéma dont les grandeurs d'entrée et de sortie sont les phases $\phi_e(t)$ et $\phi_s(t)$ des signaux d'entrée $v_e(t)$ et de sortie $v_s(t)$ ou bien encore leurs pulsations.

Le schéma de principe d'une PLL est représenté ci-dessous :




Schéma de principe d'une PLL

A partir des définitions et des notations rappelées dans les notes de cours (cf. fin du polycopié), montrer que ce schéma de principe peut être mis, dans l'espace de Laplace, sous la forme suivante :




Figure 1. Schéma bloc

où K_1 représente le gain du comparateur de phase et K_3 représente le gain de l'oscillateur contrôlé en tension. En déduire, dans l'espace de Laplace, le schéma bloc dont les grandeurs d'entrée et de sortie sont les fréquences des signaux $v_e(t)$ et $v_s(t)$.

.

I.2 Etude complète de la boucle à verrouillage de phase

On fait l'hypothèse que la boucle s'accroche et on veut prévoir le comportement du système. On suppose que le filtre est un filtre passe-bas d'ordre 1 tel que $H(p)\frac{1}{1+\tau p}$.

I.2.1 Etude de la stabilité

Calculer les fonctions de transfert en boucle ouverte et en boucle fermée de la boucle à verrouillage de phase. Sachant que K_3 est négatif et que K_1 est positif autour de π/2 et négatif autour de – π/2 (cf. II.1), tracer le diagramme de Bode du gain en boucle ouverte puis déterminer le point d'équilibre de la boucle à verrouillage de phase. Tracer les tensions $v_e(t)$ et $v_s(t)$.

I.2.2 Etude du régime établi

Déterminer le comportement du système vis à vis de la phase en calculant l'erreur de traînage (réponse à une rampe) et vis à vis de la fréquence en calculant l'erreur de position (réponse à un échelon). On rappelle le théorème de la valeur finale : $\lim_{t\to\infty} \varepsilon(t) = \lim_{p\to 0} p.E(p)$.

Justifier le fait que la réponse à un échelon en fréquence correspond aussi à la réponse à une rampe en phase. (on tiendra compte du fait que $f(t) = \frac{d\phi(t)}{dt}$). Que peut-on en conclure ?

I.2.3 Etude du comportement dynamique (régime transitoire)

Les gains du comparateur de phase et de l'oscillateur contrôlé en tension ont été mesurés :
$|K_1| = 5/\pi\ V.rad^{-1}.s$ et $|K_3| = 20{,}7$ kHz.V^{-1}. Déterminer les paramètres caractéristiques de la boucle fermée (amortissement et pulsation propre) dans le cas où la fréquence de coupure du filtre vaut 5 kHz puis 1 kHz. Que peut-on en conclure ?

II. Etude des différents blocs

II.1 Le comparateur de phase OU EXCLUSIF

Dans ce TP, le comparateur de phase est réalisé à l'aide d'un OU EXCLUSIF (XOR), comme illustré par la figure 2. Rappeler la table de vérité d'une telle porte puis déterminer la pente K_1 du comparateur de phase. Pour cela calculer la valeur moyenne de la tension de sortie du comparateur en fonction du déphasage φ entre $v_e(t)$ et $v_s(t)$ d'une part et de la tension d'alimentation V_{DD} du XOR d'autre part. On considérera que $v_e(t)$ et $v_s(t)$ sont des signaux en créneau (entre 0 et V_{DD}) et de même pulsation ω.




Figure 2. Comparateur à OU EXCLUSIF

Lors de l'étude expérimentale, on se servira d'un générateur de signaux (GBF) à deux voies pour mesurer la caractéristique du comparateur de phase. Les deux sorties du GBF seront réglées afin de générer deux signaux de format TTL, de même fréquence, que l'on déphasera l'un par rapport à l'autre.

II.2 Le filtre

On se propose d'étudier le filtre passe-bas ci-dessous :




Figure 3. Schéma du filtre

Calculer la fonction de transfert correspondante et tracer le diagramme de Bode.

Justifier le rôle du filtre passe-bas dans le montage. Que donne l'association du OU EXCLUSIF et du filtre passe-bas ?

Sachant que $R_1 = 15$ kΩ, quelle valeur de capacité faut-il choisir pour obtenir une fréquence de coupure égale à 5 kHz ? De même si la fréquence de coupure est portée à 1 kHz.

II.3 L'oscillateur contrôlé en tension

L'oscillateur contrôlé en tension qui va être étudié découle de plusieurs améliorations apportées à un oscillateur à relaxation de base : l'oscillateur d'Abraham et Bloch. Pour bien comprendre le fonctionnement de l'oscillateur contrôlé en tension, il est nécessaire d'étudier tout d'abord l'oscillateur à relaxation associé.

II.3.1 L'oscillateur d'Abraham et Bloch

On considère le montage suivant où les transistors T_1 et T_2 sont supposés identiques (gain en courant $\beta = 200$). On supposera de plus que dans leur état saturé la tension base-émetteur est fixée à $V_\delta = 0{,}7$ V et la tension collecteur-émetteur à $V_{CE}^{sat} = 0$V. Le circuit est alimenté sous $V_{CC} = 5$V, les valeurs des composants passifs utilisés sont les suivantes : $C_1 = C_2 = 1$nF, $R_{C1} = R_{C2} = 680\ \Omega$,

$R_{B1} = R_{B2} = 15$ kΩ.




Figure 4. Oscillateur d'Abraham et Bloch

II.3.1.1. Analyse qualitative

Dans un premier temps, on considère les capacités C_1 et C_2 non connectées.

- Exprimer les courants de collecteur I_{C1} et I_{C2} puis les courants de base I_{B1} et I_{B2}. Quelle condition doivent satisfaire les couples de résistances (R_{B1}, R_{C2}) et (R_{B2}, R_{C1}) pour que les transistors fonctionnent en régime de saturation ? Conclusion : qu'en est-il compte tenu des valeurs de R_{B1}, R_{B2}, R_{C1}et R_{C2}?

On étudie désormais le schéma de la figure 5. Au moment de la mise sous tension du circuit, les capacités C_1 et C_2, initialement déchargées, se chargent rapidement via les résistances R_{C1}et R_{C2} et les jonctions base-émetteur des transistors. Les transistors T_1 et T_2 tendent très rapidement vers la saturation. L'un des deux transistors sature avant l'autre. Supposons qu'il s'agisse de T_2.

- Quel est le signe des tensions u_1 et u_2 ?

- Quelle en est la conséquence pour T_1 ? Quelles sont alors approximativement les valeurs de V_{C1} et de V_{C2} ?

- Le transistor T_1 reste-t-il indéfiniment dans le même état et pourquoi ?

- Déduire de tout ce qui précède le fonctionnement approché du montage.

II.3.1.2. Analyse détaillée

L'analyse qualitative a permis de montrer que les transistors T_1 et T_2 fonctionnent alternativement en saturé-bloqué et que les signaux de sortie V_{C1} et V_{C2} ont une amplitude qui varie entre 0 V et V_{CC}. On cherche dans cette partie à établir les formes d'onde temporelles des différents signaux, et à exprimer la fréquence d'oscillation du montage.

- De façon à simplifier l'analyse du montage, justifier l'approximation suivante : les courants de base sont négligeables devant les autres courants mis en jeu lorsque les transistors fonctionnent dans leur état bloqué.

Par la suite on suppose donc que $I_{B1}^{bloqué} = I_{B2}^{bloqué} = 0$ et $V_{CE1}^{sat} = V_{CE2}^{sat} = 0$V. Les conditions initiales ($t = 0$) sont les suivantes : $V_{C1} = 0$ V, $u_1 = -V_\delta$, $V_{B1} = -V_{CC} + V_\delta$, $V_{C2} = 0$,

$u_2 = V_{CC} - V_\delta$, $V_{B2} = V_\delta$.

- Dans quel état sont les transistors T_1 et T_2 ? Justifier votre réponse.

- Donner la relation qui lie V_{C1}, u_1, V_{B2} et celle qui lie V_{C2}, u_2, V_{B1}.

- Ecrire l'équation différentielle régissant l'évolution de u_2 pour $t > 0$, puis la résoudre. En déduire les tensions u_1, V_{B1}, V_{B2}, V_{C1} et V_{C2} pour t > 0.

- A quel instant τ_0 le transistor T_1 passe-t-il du régime bloqué au régime saturé ? Exprimer τ_0 en fonction de R_{B1}, C_1, V_{CC}, et V_δ et procéder à l'application numérique.

- Tracer sur l'Annexe 1 les formes d'onde des tensions, $V_{C1}, u_1, V_{B2}, V_{C2}, u_2, V_{B1}$.

- Quelle est ou quelles sont les grandeurs continues au moment de la transition ?

- En utilisant la symétrie du montage, déterminer l'évolution de u_1, u_2, V_{B1}, V_{B2}, V_{C1} et V_{C2} jusqu'au nouveau changement de régime à l'instant $t = (\tau_0 + \tau_1)$. Tracer les formes d'onde ainsi obtenues sur l'Annexe 1 entre τ_0 et τ_1.

- Justifier a posteriori les conditions initiales.

- Quelle est la fréquence f_0 d'oscillation du montage ? Faire l'application numérique.

II.3.2 L'oscillateur d'Abraham et Bloch avec circuits de mise en forme

- Quel inconvénient présente la structure précédente du point de vue des formes d'onde de V_{C1} et de V_{C2} ? Que faudrait-il faire pour y remédier ?

On propose alors le schéma de la figure 5 dans lequel on a inséré deux circuits de mise en forme ($R_{CB1} = R_{CB2} = 1{,}8\ \text{k}\Omega$) :




Figure 5. Oscillateur d'Abraham et Bloch avec circuits de mise en forme

- Expliquer pourquoi l'introduction d'une diode sur le collecteur de chaque transistor permet d'obtenir une amélioration notable des formes d'onde (les sorties sont toujours prélevées aux collecteurs des deux transistors bipolaires).

II.3.3 L'oscillateur contrôlé en tension

L'analyse menée aux paragraphes II.3.1 et II.3.2 a montré que la fréquence d'oscillation est directement liée à la vitesse de charge de la capacité $C_1 = C_2$. Jusqu'à présent, cette charge s'effectue au travers de la résistance $R_{B1} = R_{B2}$. Il apparaît donc la possibilité de réaliser un oscillateur contrôlé en tension (VCO) en contrôlant ce courant de charge par une source de courant commandée en tension. Cette partie a pour but d'analyser cette possibilité.

- On considère le montage présenté sur la figure 6.




Figure 6. Source de courant débitant dans une charge R

- Calculer le courant I_0 en fonction de la tension de commande E et des autres éléments du montage.

- Montrer que ce montage réalise bien une source de courant contrôlée en tension.

- Quelle est la plage de variation possible de E sachant que l'oscillateur contrôlé en tension ainsi réalisé est utilisé dans une boucle à verrouillage de phase alimentée en 5 V ?

La structure de la figure 6 est insérée dans le montage à la place de chacune des résistances R_{B1} et R_{B2}. Les valeurs des composants utilisés pour réaliser la source de courant sont $R_{P1} = R_{P2} = 5{,}6\,\text{k}\Omega$ et $R_0 = 10\,\text{k}\Omega$. Le montage complet du VCO ainsi obtenu est représenté sur la figure 7 :




Figure 7. Oscillateur contrôlé en tension

On mène une étude analogue à celle du paragraphe précédent afin d'établir les différentes formes d'onde et la loi de variation de la fréquence d'oscillation en fonction de la tension de commande E. On se place donc en régime permanent et on effectue l'étude sur une demi-période. On suppose la capacité C_1

déchargée ($u_1 = 0$ V), la capacité C_2 chargée sous la tension $u_2 = V_{cc} - V_\delta$, le transistor T_1 et la diode D_1 bloqués ($u_{D1} = V_\delta - V_{cc}$), le transistor T_2 saturé et la diode D_2 passante ($u_{D2} = V_\delta$).

- Ecrire l'équation différentielle qui régit la tension u_2 et la résoudre. En déduire la tension V_{B1}.

- A quel instant τ_1 le transistor T_1 passe-t-il de l'état bloqué à l'état saturé ? Exprimer τ_1 en fonction de C_2, V_{cc}, V_δ et I_0.

- Montrer alors que lorsque le montage est symétrique ($R_{P1} = R_{P2} = R_P$ et $C_1 = C_2 = C$), la fréquence des oscillations suit la loi suivante :

$$f_0 = \frac{V_{cc} - V_\delta - E}{2R_P C(V_{cc} - V_\delta)}$$

- Tracer la loi de variation de la fréquence f_0 pour $E \in [0, E_{max}]$, la valeur de E_{max} étant à préciser. Ce type de VCO présente-t-il un intérêt pour la réalisation d'une boucle à verrouillage de phase ? Quelle plage de fréquence peut-on finalement couvrir ? En déduire la sensibilité K_3 du VCO. Faire l'application numérique.

B. Expérimentation

I. Etude de l'oscillateur contrôlé en tension

I.1 L'oscillateur d'Abraham et Bloch

Pour mettre en évidence clairement le fait que les transistors fonctionnent en mode saturé-bloqué, câbler tout d'abord le montage de la figure 5 sans connecter les capacités. Mesurer tensions base-émetteur et base-collecteur des transistors. Conclure.

Connecter ensuite les capacités C_1 et C_2 et vérifier que l'oscillateur fonctionne.

L'ensemble des simulations est effectué à partir d'un logiciel de type PSPICE.

- Lancer le logiciel mis à votre disposition pour effectuer les simulations. Charger alors le fichier oscillateur_1.opj situé dans le répertoire spécifié par l'enseignant lors de la séance.

- Procéder à la simulation du montage. Pourquoi l'oscillateur ne "démarre"-t-il pas ? Comment y remédier ?

- Relever les formes d'onde de V_{B1}, V_{B2}, V_{C1} et V_{C2}. Mesurer le temps de montée à 90% de V_{C1} et V_{C2} et la fréquence des oscillations à l'aide des outils du logiciel.

- Comparer précisément préparation / simulation sur tous ces points.

I.2 L'oscillateur d'Abraham et Bloch avec circuits de mise en forme

- Charger le fichier oscillateur_2.opj situé dans le répertoire spécifié par l'enseignant lors de la séance puis procéder à la simulation du montage. Relever les formes d'onde de V_{B1}, V_{B2}, V_{C1} et V_{C2} et la fréquence des oscillations. Conclusion ?

- Vérifier que les tensions V_{C1} et V_{C2} obtenues en pratique sont bien des tensions créneaux d'amplitude 5V et de valeur moyenne 2,5 V.

I.3 L'oscillateur contrôlé en tension

- Charger le fichier VCO.opj situé dans le répertoire spécifié par l'enseignant lors de la séance puis effectuer la simulation sous PSPICE de l'oscillateur contrôlé en tension. Relever tout d'abord les formes d'onde pour une tension E fixée à préciser.

- Relever la caractéristique fréquence / tension du VCO en utilisant la possibilité offerte par la simulation "paramétrique". En déduire le gain du VCO (appelé aussi sensibilité).

Une maquette est mise à votre disposition pour l'étude du VCO puis de la boucle à verrouillage de phase.

- Appliquer une tension constante E à l'entrée du VCO (relier E à C). Commenter les formes d'onde et relever précisément la caractéristique expérimentale fréquence / tension. Mesurer la sensibilité du VCO. Comparer à la simulation et à la préparation.

- Quelle est la fréquence f_m du VCO correspondant à la moitié de la tension d'alimentation ?

II. Etude du comparateur de phase OU EXCLUSIF (facultatif)

Pour mesurer la caractéristique du OU EXCLUSIF, on se servira d'un générateur de signaux (GBF) à deux voies. Les deux sorties du GBF doivent être réglées afin de générer des signaux de format TTL (carrés d'amplitude 5V et de moyenne 2,5V), de même fréquence, que l'on déphasera l'un par rapport à l'autre.

- Appliquer aux entrées e_1 et e_2 de la porte OU EXCLUSIF, deux signaux TTL de même fréquence (par exemple 60 kHz). Observer le signal de sortie au point. Relever la courbe donnant la tension moyenne en sortie du OU EXCLUSIF en fonction du déphasage entre les deux tensions d'entrée (pour cela on mesurera la valeur moyenne de $v_1(t)$ à l'oscilloscope). Conclusion ? En déduire la valeur de K_1.

III. Boucle à verrouillage de phase

III.1 Etude de l'asservissement en fréquence

- Effectuer le câblage de la boucle à verrouillage de phase en choisissant comme fréquence de coupure $f_c = 5$ kHz pour le filtre (relier S à A, B à C et V_{C1} à e_2). Brancher en entrée de la boucle à verrouillage de phase un signal TTL de fréquence variable, puis chercher à obtenir l'accrochage de la boucle en se plaçant au voisinage de la fréquence f_m du VCO.

- Evaluer les plages de verrouillage et de capture.

- Faire varier la fréquence entre les bornes extrêmes de la plage de verrouillage, et observer simultanément le signal issu du générateur BF et le signal de sortie de la boucle à verrouillage de phase. Vous observerez aussi le signal à l'entrée du VCO. Compte tenu de ce que l'on peut observer au voisinage des deux fréquences extrêmes, quels sont les phénomènes responsables du décrochage de la boucle de part et d'autre ?

III.2 Influence du filtre

- Changer la fréquence de coupure du filtre ($f_c = 1$ kHz) et caractériser de nouveau l'asservissement en fréquence. Conclusion ?

- Etudier l'influence de la fréquence de coupure du filtre passe-bas sur les plages de verrouillage et de capture. Soit Δf_L la largeur de la plage de capture, tracer $(\Delta f_L)^2$ en fonction de f_c pour trois ou quatre valeurs de f_c avec $f_c \leq 5$ kHz.

- Que peut-on dire de la relation qui existe entre la largeur de la plage de capture et la fréquence de coupure f_c du filtre ?