UE442 - Circuits numériques et microcontrôleurs
TP1 : Conception en VHDL

La maquette utilisée pour ce TP est une carte électronique DE1, développée par TERASIC, intégrant un circuit reconfigurable FPGA de Intel-FPGA, anciennement ALTERA.
L'objectif de ce TP est de se familiariser avec l'utilisation d'un FPGA et la conception d'opérateurs matériels en VHDL.
Un modèle de projet sera mis à disposition pour la réalisation du TP.

Présentation de la maquette d'expérimentation et des logiciels :

Le logiciel MODELSIM sera utilisé pour les simulations (un aide-mémoire est donnée en fin du sujet de TP).
Le logiciel Quartus sera utilisé pour la description en VHDL, la compilation, la synthèse et la configuration du FPGA.
Il est obligatoire de lire les supports de TPs fournis et de consulter les documents de références en PDF fournis par le fabriquant TERASIC.

Liste des documentations techniques :

DE1_UserManual.pdf	DE1 Development and Education Board User Manual
quartusII_help-DE1.doc	Utilisation de Quartus et la carte FPGA DE1 d'ALTERA

I. Conception itérative d'un comparateur

On souhaite réaliser un comparateur binaire permettant de comparer deux nombres non signés A et B, codés chacun sur 4 bits. Le comparateur devra produire une sortie logique égale à 1 lorsque les deux nombres sont identiques, c'est-à-dire lorsque A = B, et égale à 0 dans le cas contraire.

1) Proposer, en VHDL, une description combinatoire pour la mise en œuvre de l'opérateur réalisant la comparaison A = B en utilisant une conception itérative, comme étudié en TD (comparer les bits deux à deux et propager progressivement le résultat d'égalité).
2) Vérifier son fonctionnement par simulation sous MODELSIM.
3) Valider le fonctionnement sur la carte DE1. On utilisera :

   - 4 interrupteurs pour saisir la valeur de A
   - 4 interrupteurs pour saisir la valeur de B
   - 1 interrupteur de validation pour autoriser l'affichage du résultat
   - 1 LED pour afficher le résultat de la comparaison.

   Lorsque l'interrupteur de validation est actif, la LED devra s'allumer si A et B sont égaux, et rester éteinte sinon.

II. Diviseur de fréquence et génération d'une base de temps

On souhaite générer une base de temps exploitable à partir de l'horloge de 50 MHz disponible sur la carte DE1. Cette base de temps sera utilisée dans les exercices suivants pour piloter l'évolution d'un affichage sur les LED à une fréquence suffisamment faible pour être observable.
L'horloge principale de la carte étant trop rapide pour permettre une observation directe sur les LED, il est nécessaire de concevoir un diviseur de fréquence. Celui-ci sera réalisé à l'aide d'un compteur synchrone en VHDL.

1) Calculer la valeur de comptage nécessaire pour générer une impulsion périodique toutes les 250 ms.
2) Concevoir un compteur synchrone piloté par l'horloge de 50 MHz de la carte DE1.
3) Générer un signal de validation, actif pendant un cycle d'horloge, lorsque la valeur de comptage souhaitée est atteinte (remettre automatiquement le compteur à zéro après la génération de cette impulsion).
4) Vérifier le fonctionnement par simulation sous MODELSIM.
5) Vérifier le fonctionnement par sur la carte DE1 : utiliser le signal de validation pour faire évoluer lentement un affichage simple sur les LED rouges (par exemple un compteur binaire ou un motif alterné).

III. Chenillard commandé par interrupteur

On souhaite réaliser un chenillard en VHDL. Les motifs à afficher seront définis dans une table préremplie, ou LUT, décrite en VHDL. L'affichage sera réalisé à l'aide des dix LED rouges de la carte.

1) Décrire l'automate de commande du chenillard ainsi que la table des motifs à afficher, contenant au minimum dix motifs. Chaque motif devra rester affiché pendant une durée de 250 ms. L'horloge de 50 MHz sera utilisée comme base de temps du système, un compteur devra donc être mis en œuvre afin de maintenir chaque motif affiché pendant la durée requise.
2) Ajouter une commande de sens de défilement à l'aide d'un interrupteur.

AIDE au démarrage de MODELSIM

Après avoir lancé l'outil, il faut obligatoirement changer le répertoire de travail vers le votre. Cette opération sera réalisée en allant dans le menu ***FILE→Change DIRECTORY*** de l'outil.

Enfin, si c'est la première fois que vous travaillez dans ce répertoire, il faudra obligatoirement créer un WORK directory (un répertoire lib de travail de V-system). Créer cette librairie work dans le menu ***FILE→LIBRARY***. Le nom WORK est automatique inséré dans ce menu.

ATTENTION : Cette opération ne doit être faite qu'une fois par répertoire de travail.

AIDE mémoire pour la simulation

Add wave ss permet d'ajouter le signal ss dans la fenêtre de timing (/*: tous les signaux).
force cc 0 0, 1 50 -repeat 100 permet de créer une horloge **cc** de période 100ns et de niveau 1 de 50ns avec un rapport cyclique 50%.
run xx lance la simulation pendant **xx** ns.
dofile fichier permet de lancer un fichier script contenant des ordres de simulation.