

# 《计算机组成原理实验》 实验报告

(实验三)

学院名称: 数据科学与计算机学院

专业(班级): 17级计科教务一班

学生姓名: 陈鸿峥

**号:** 17341015

时 间: 2018年12月10日

### 成绩:

## 实验三:多周期CPU设计与实现

#### 一、 实验目的

- 1. 认识和掌握多周期数据通路图的构成、原理及其设计方法
- 2. 掌握多周期CPU的实现方法,代码实现方法
- 3. 编写一个编译器,将MIPS汇编程序编译为二进制机器码
- 4. 掌握多周期CPU的测试方法
- 5. 掌握多周期CPU的实现方法

#### 二、实验内容

设计一个多周期CPU,使其至少能实现以下指令功能操作。指令与格式如表1所示:

表 1: 基本MIPS指令及其格式

		1				
	指令	op	rs	rt	rd	sham/func
	add rd, rs, rt	000000	rs(5位)	rt(5位)	rd(5位)	reserved
算术运算	sub rd, rs, rt	000001	rs(5位)	rt(5位)	rd(5位)	reserved
), i,	addiu rt, rs, imm	000010	rs(5位)	rt(5位)	im	nm16
	and rd, rs, rt	010000	rs(5位)	rt(5位)	rd(5位)	reserved
	andi rt, rs, imm	010001	rs(5位)	rt(5位)	in	nm16
逻辑运算	ori rt, rs, imm	010010	rs(5位)	rt(5位)	im	nm16
	xori rt, rs, imm	010011	rs(5位)	rt(5位)	im	ım16
移位	sll rd, rt, sa	011000	reserved	rt(5位)	rd(5位)	sa(5位)
	slti rt, rs, imm	100110	rs(5位)	rt(5位)	in	nm16
比较	slt rd, rs, rt	100111	rs(5位)	rt(5位)	rd(5位)	reserved
	sw rt, imm(rs)	110000	rs(5位)	rt(5位)	im	nm16
访存	lw rt, imm(rs)	110001	rs(5位)	rt(5位)	im	nm16
	beq rs, rt, imm	110100	rs(5位)	rt(5位)	imm16	
分支	bne rs, rt, imm	110101	rs(5位)	rt(5位)	imm16	
,,,,,	bltz rs, imm	110110	rs(5位)	00000	imm16	
	j addr	111000		add	r[27:2]	
跳转	jr rs	111001	rs(5位)	reserved	reserved	reserved
调用子程序	jal addr	111010		add	r[27:2]	
停机	halt	111111	000000000	00000000000	00000000(26	6位)

注意: reserved为预留部分,一般用0填充

#### 三、 实验器材

电脑一台、Xilinx Vivado软件一套、Basys3板一块

#### 四、实验原理

#### I. 基本概念

#### i. 单周期CPU

多周期CPU指的是将整个CPU的执行过程分成几个阶段,每个阶段用一个时钟去完成,然后开始下一条指令的执行,而每种指令执行时所用的时钟数不尽相同。CPU在处理指令时,一般需要经过以下五个阶段(见图1):

- 1. 取指(IF):根据程序计数器PC中的指令地址,从存储器中取出一条指令,同时,PC根据指令字长度自动递增产生下一条指令所需要的指令地址;但遇到"地址转移"指令时,则需要对"转移地址"进行处理后送入PC。
- 2. 译码(ID): 对取指操作中得到的指令进行译码,确定该指令需要完成的操作,从而产生相应的操作控制信号,从而产生相应的操作控制信号,用于驱动执行状态中的各种操作。
- 3. 执行(EXE): 根据指令译码得到的操作控制信号,执行指令动作。
- 4. 访存(MEM): 所有需要访问存储器的操作都将在这个步骤中执行,该步骤给出存储器的数据地址,把数据写入到存储器中数据地址所指定的存储单,或者从存储器中得到数据地址单元中的数据。
- 5. 写回(WB): 将指令执行的结果或者访问存储器得到的数据写回相应的目标寄存器。



图 1: 多周期CPU的多个阶段

#### ii. 数据通路及控制信号

基本数据通路见图2,控制信号见表2。




图 2: 基本数据通路

注意,图2上增加IR指令寄存器,目的是使指令代码保持稳定;PC写使能控制信号PCWrite则确保了PC可以适时修改。ADR、BDR、ALUDR、DBDR四个寄存器都不需要写使能信号,其作用是切分数据通路,将大组合逻辑切分为若干个小组合逻辑,大延迟变为多个分段小延迟。

控制信号名	状态0	状态1	控制信号名	状态	操作
Reset	初始化PC为0	PC接收新地址		00	写入寄存器地址来自rt字段
PCWrite	PC不更改,halt	PC更改	RegDst[1:0]	01	写入寄存器地址来自rd字段
RegWrite	寄存器不可写	寄存器可写	1008250[110]	10	\$31
ALUSrcA	寄存器rs内容	立即数sa		00	PC+4
ALUSrcB	寄存器rt内容	立即数imm		01	跳转
ExtOp	零扩展	符号扩展	PCSrc[1:0]	10	分支
DBSrc	ALU输出	内存读取		11	rs寄存器的内容
WrRegSrc	DataBus	PC+4	ALUOp[2:0]		见表
MemWrite	内存不可写	内存可写			

表 2: 控制信号

#### iii. MIPS指令格式

MIPS指令可分为以下三种格式,见图3。 其中各字段缩写含义如表3所示。

#### II. 各指令数据通路分析

公共的数据通路为取指和PC+4,见图4最左红色通路,下文将不再提及。




图 3: MIPS指令类型

表 3: MIPS指令各字段缩写含义

op	操作码
rs	只读,第一个源操作数寄存器地址/编号,范围为0x00~0x1F
rt	可读可写,第二个源操作数地址或目标操作数寄存器地址
rd	只写,目的操作数寄存器地址
sham(shift amt)	位移量,在移位指令中用于指定移多少位
funct	功能码,在R类型指令中配合op一起使用
immediate	16位立即数
address	目标转移地址

#### i. 算术逻辑运算

- 1. add/sub/and/or/slt指令均为R类型,数据通路相同,唯一不同为ALU操作码的选择。见图4,执行阶段从指令中读入rs、rt、rd三个寄存器的地址,然后从寄存器堆中读出rs和rt寄存器的内容,送至ALU进行运算,最后写回rd寄存器。
- 2. addiu/andi/ori/xori/slti指令均为I类型,数据通路相同,同样是ALU操作码不同。见图5, 执行阶段从指令中读入rs、rt寄存器的地址,但rt是作为写入寄存器(RegDst=0);指令 低16位进行扩充,将rs的内容和立即数送入ALU运算,最后写回rt寄存器。注意addiu/slti进 行符号扩展,andi/ori进行零扩展。
- 3. sll指令为R类型,但是指令格式比较特殊。见图6,执行阶段从指令中读入rt寄存器的地址并取出,取指令的[10:6]位读出立即数sa并进行零扩展(ALUSrcA=1),利用ALU对rt的内容及sa进行移位操作,结果写回rd寄存器。




图 4: Add/sub/and/or/slt通路




图 5: Addiu/andi/ori/xori/slti通路




图 6: sll通路

#### ii. 访存

- 1. sw为I类型。见图7,执行阶段从指令中读入rs、rt寄存器的地址,对偏移量(imm)进行符号扩展,与rs寄存器的内容相加得到内存地址,将rt寄存器的内容写入内存。
- 2. lw为I类型。见图8,执行阶段从指令中读入rs、rt寄存器的地址,rt作为写入寄存器(RegDst=0),对偏移量(imm)进行符号扩展,与rs寄存器的内容相加得到内存地址,将内存的内容写入rt寄存器。




图 7: sw通路




图 8: lw通路

#### iii. 分支跳转

由于MIPS指令为32位(4字节),一般情况下PC每次自增都加4,即PC末两位一定为0,放在指令中(PC偏移/转移地址)即可省略末两位。指令读出时则要左移2位,将末尾的0补齐。为最大程度利用指令的每一位,跳转指令也是将高4位和低2位都省略掉了,读出时要补回。

- 1. beq/bne/bltz为I类型。见图9,执行阶段从指令中读入rs、rt寄存器的地址,利用ALU对rs、rt寄存器的内容进行相减(beq/bne)或有符号比较(bltz),若结果为0,则Zero标志置1,否则置0;同时,立即数imm进行符号扩展,并左移两位,与原有的PC+4再相加,结合Zero的值得到是否执行分支跳转指令。
- 2. j/jal为j类型。j见图10,执行阶段直接对指令的低26位左移2位,补上PC+4的高4位,得到跳转地址,更新PC。jal的情况类似,见图11,但注意需要将原来的PC+4写入31号寄存器,以便函数调用后返回。
- 3. jr为R类型,常用于函数调用后返回,见图12,需要读出rs寄存器的内容,并作为PC的跳转值




图 9: beq/bne/bltz通路




图 10: j通路




图 11: jal通路




图 12: jr通路

#### iv. 停机指令

PCWrite置为0,不改变PC的值,PC不再变化

#### III. 各组件实现

各组件实现详情见第8章节,均有详细注释。在这里仅仅提一些需要注意的点。

- 1. 指令存储器和数据存储器均采用小端(little endian)存储,并且位宽为8位,故生成的指令文件需要进行预处理,最先读入的应该是指令的低8位。这里用Python进行MIPS程序的编译并生成指令二进制代码文件,读入时直接将其初始化到指令存储器中。
- 2. 程序计数器(PC)需要初始化置零(0x000000),遇到reset信号时同样置零,而且只有在PCWrite=1时才更新PC。
- 3. 多路选择器(MUX)需要实现一个32位和一个5位的,32位可以复用(创建多个实例);且需要构造2输入、3输入、4输入三种不同的MUX。
- 4. ALU的功能见表4。
- 5. 控制单元的设计见第4.4节。

#### IV. 控制单元

多周期CPU最重要的一点在于状态转移的分析,如图13所示。

ALUOp[2:0]	功能	描述
000	Y = A + B	加
001	Y = A - B	减
010	Y = B << A	左移
011	$Y = A \vee B$	逻辑或
100	$Y = A \wedge B$	逻辑与
101	Y = (A < B) ? 1 : 0	比较无符号数
110	Y = (((A < B)&&(A[31] == B[31]))    ((A[31] == 1&&B[31] == 0))) ? 1 : 0	比较有符号数
111	$Y = A \oplus B$	逻辑异或

表 4: ALU功能码




图 13: 多周期CPU状态转移图

由前面的分析,可以得到控制单元的编码表,见表5。 注意表5仅仅指明了一条指令的执行过程中全部控制信号的取值,具体到各个阶段,则需结合当前状态判断控制信号是否有效。如只在IF阶段允许PC的修改,即PCWrite为1;而只在WB阶段可以进行寄存器的写操作,即RegWr为1。具体实现参见第8章控制单元一节。

#### 五、 实验步骤

#### I. 简易编译器

本次实验用Python写了一个简单的编译器来实现MIPS代码到二进制代码的转换。主要采用正则表达式库(re)对输入的字符串进行处理。基本实现思路如下:

1. 逐行读入汇编源文件,遇到非指令行(如注释)则直接丢弃,其余行送入parse函数。

表 5: 指令控制器编码

	排令	do	RegDst	ExtSel	RegWrite	ALUSrcA/B	ALUOp	DBSrc	WrRegSrc	MemWrite	PCSrc	PCWrite
	add rd, rs, rt	000000	1	×	I	00	000	0	0	0	00	П
算术运算	sub rd, rs, rt	000001	1	×	1	00	001	0	0	0	00	1
	addiu rt, rs, imm	0000010	0	1	1	01	000	0	0	0	00	1
	and rd, rs, rt	010000	1	X	I	00	100	0	0	0	00	1
777	andi rt, rs, imm	010001	0	0	П	01	100	0	0	0	00	П
及精区算	ori rt, rs, imm	010010	0	0	П	01	011	0	0	0	00	П
	xori rt, rs, imm	010011	0	0	I	01	111	0	0	0	00	П
移位	sll rd, rt, sa	011000	1	X	1	10	010	0	0	0	00	1
1	slti rt, rs, imm	100110	0	1	1	01	110	0	0	0	00	1
公公	slt rd, rs, rt	100111	П	×	П	00	110	0	0	0	00	П
1	sw rt, imm(rs)	110000	X	1	0	01	000	Х	0	1	00	1
功任	lw rt, imm(rs)	110001	0	1	1	01	000	1	0	0	00	1
	beq rs, rt, imm	110100	X	1	0	00	001	X	0	0	10	1
分支	bne rs, rt, imm	110101	X	1	0	00	001	Х	0	0	10	1
	bltz rs, imm	110110	X	1	0	00	110	X	0	0	10	1
++ 1111	j addr	111000	x	Х	0	XX	x	Х	0	0	01	1
贴转	jr rs	1111001	×	Х	0	0x	X	Х	0	0	11	1
调用子程序	jal addr	111010	2	Х	1	XX	X	Х	1	0	01	1
停机	halt	111111	X	Х	0	XX	x	Х	X	0	XX	0

- 2. 在parse函数内判断指令名称,并依据不同的指令格式分别进行字符串的分割和处理,这里采用了正则表达式进行分割。
- 3. 将操作、寄存器编号、立即数等全部转化为二进制。不够位数的用0补足,负数要用补码 表示。
- 4. 将这些二进制数连接起来,得到32位的二进制字符串,返回
- 5. 逐行输出二进制编码和十六进制编码,并写入文件,注意这里采用小端存储(每8位作为 一个字节/单位)

完整程序附在8编译器一节。

#### II. 仿真模拟

采用表6给出的汇编程序代码段进行测试。注意指令的二进制编码应该对应到MIPS的每一个字段上,特别注意sll的书写,负数用补码表示等。生成二进制指令文件后,CPU将其读入指令存储器并执行,看波形结果。

#### III. 上板

使用Basys3板运行所设计的CPU时,需要通过4个七段数码管来查看当前CPU的执行情况。

只考虑指令和数据的低8位,即指令存储器中的指令地址范围和数据存储器中的数据地址范围均为 0x00~ 0xFF。

通过Basys3板上的开关SW15、SW14选择七段数码管显示的内容,具体显示的功能码如表7所示。

#### IV. 七段数码管显示电路

基本实现步骤如下:

- 1. 对Basys3板系统时钟信号(100MHz)进行分频,使得数码管内容能够正常显示。频率不宜过快,过快会导致全部数码管显示的都是8;也不宜过慢,否则数码管会出现暂留现象,无法连续显示。在本次实现中采用10kHz的频率进行显示。
- 2. 用上面得到的频率生成4进制计数器,用于产生4个数位选信号AN3-AN0。这4个数可控制哪个数码管亮,一共四组编码(1110、1101、1011、0111),每组编码中只有一位为0(亮),其余都为1(灭),在每一个位选信号到来之时更新数码管显示。其实前两步可以一并完成,见第8章分频计数器一节。
- 3. 将从CPU接收到的相应数据转换为数码管显示信号,与位选信号一起送往数码管显示输出。

#### V. 其他注意事项

1. 共阳极数码管

Basys3板的数码管均为共阳极,故设置七段数码管和位选信号时都要考虑0为亮,1为灭。

2. 两个时钟信号

CPU工作时钟和Basvs3板系统时钟是两个不同的时钟,但是FPGA只支持单一全局时钟,

表 6: 测试代码段指令

address	instruction	op	rs	rt		rd/i	mm		hex
0x00000000	addiu \$1,\$0,8	000010	00000	00001	0000	0000	0000	1000	0x08010008
0x00000004	ori \$2,\$0,2	010010	00000	00010	0000	0000	0000	0010	0x48020002
0x00000008	xori \$3,\$2,8	010011	00010	00011	0000	0000	0000	1000	0x4c430008
0x0000000C	sub \$4,\$3,\$1	000001	00011	00001	0010	0000	0000	0000	0x04612000
0x00000010	and \$5,\$4,\$2	010000	00100	00010	0010	1000	0000	0000	0x40822800
0x00000014	sll \$5,\$5,2	011000	00000	00101	0010	1000	1000	0000	0x60052880
0x00000018	beq \$5,\$1,-2(=,转14)	110100	00101	00001	1111	1111	1111	1110	0xd0a1fffe
0x0000001C	jal 0x0000050	111010	00000	00000	0000	0000	0001	0100	0xe8000014
0x00000020	slt \$8,\$13,\$1	100111	01101	00001	0100	0000	0000	0000	0x9da14000
0x00000024	addiu \$14,\$0,-2	000010	00000	01110	1111	1111	1111	1110	0x080efffe
0x00000028	slt \$9,\$8,\$14	100111	01000	01110	0100	1000	0000	0000	0x9d0e4800
0x0000002C	slti \$10,\$9,2	100110	01001	01010	0000	0000	0000	0010	0x992a0002
0x00000030	slti \$11,\$10,0	100110	01010	01011	0000	0000	0000	0000	0x994b0000
0x00000034	add \$11,\$11,\$10	000000	01011	01010	0101	1000	0000	0000	0x016a5800
0x00000038	bne \$11,\$2,-2 (≠,转34)	110101	01011	00010	1111	1111	1111	1110	0xd562fffe
0x0000003C	addiu \$12,\$0,-2	000010	00000	01100	1111	1111	1111	1110	0x080cfffe
0x00000040	addiu \$12,\$12,1	000010	01100	01100	0000	0000	0000	0001	0x098c0001
0x00000044	bltz \$12,-2 (j0,转40)	110110	01100	00000	1111	1111	1111	1110	0xd980fffe
0x00000048	andi \$12,\$2,2	010001	00010	01100	0000	0000	0000	0010	0x444c0002
0x0000004C	j 0x000005C	111000	00000	00000	0000	0000	0001	0111	0xe0000017
0x00000050	sw \$2,4(\$1)	110000	00001	00010	0000	0000	0000	0100	0xc0220004
0x00000054	lw \$13,4(\$1)	110001	00001	01101	0000	0000	0000	0100	0xc42d0004
0x00000058	jr \$31	111001	11111	00000	0000	0000	0000	0000	0xe7e00000
0x0000005C	halt	111111	00000	00000	0000	0000	0000	0000	0xfc000000

表 7: 数码管显示功能码

SW15	SW14	左边	右边
0	0	当前PC	下条PC
0	1	rs寄存器地址	rs寄存器数据
1	0	rt寄存器地址	rt寄存器数据
1	1	ALU结果输出	DB总线数据

#### 否则在routing阶段会报错

#### Poor placement for routing between an IO pin and BUFG

故需要采取其他方法。只设置全局时钟为clk,并将CPU工作时钟clk\_cpu与其同步,即在每一个clk上升沿时,赋值in<=clk\_cpu,通过下面消抖处理后,将in作为真正的CPU工作时钟。

#### 3. 消抖处理

如果一次触发持续一段时间不改变状态(如原状态是0,变更为1且保持100ns),则该触发是有效的人为触发,否则则视为抖动。故可以设置一个按键状态的历史记录(16位),如果连续14位都为1,则将clk\_cpu设为高电平,否则为无效触发。具体实施细节见第8章写板电路一节。

#### VI. 引脚分配

见表8。

引脚 名称 作用 W5全局时钟  $\operatorname{clk}$ T17 clk\_cpu CPU时钟(单脉冲信号) V17 复位信号 reset R2/T1 $SW_{in}$ 数码管显示内容选择 W4-U2 AN3-AN0 数码管位选信号 W7-U7 seg6-seg0七段数码管内容

表 8: 引脚分配表

#### VII. 代码层次结构

#### 六、 结果与分析

#### I. 仿真模拟

设置时钟周期为100ns,初始30ns为准备时间,然后将Reset设为1使其开始工作。仿真结果见图14到图28,每条指令的说明均已附在波形图之下。可以看见仿真结果与预期结果相同。

# 0x00 addiu \$1,\$0,8 IF(0)状态的后半周期读入指令,并写入指令寄存器IR; WB(7)状态的后半周期将结果8写入Reg[1]

# 0x04 ori \$2,\$0,2 WB(7)状态后半周期将结果2写入Reg[2]




图 14: 波形图1

3. 0x08 xori \$3,\$2,8

ID(1)状态读入Reg[2]=2,与立即数8异或,即 $1000xor0010=1010=(10)_{10}$ ;WB(7)状态将结果 $(A)_{16}$ 写入Reg[3]

4. 0x0C sub \$4,\$3,\$1

WB(7)状态将结果Reg[3] - Reg[1] = 10 - 8 = 2写入Reg[4]



图 15: 波形图2

- 5. 0x10 and \$5,\$4,\$2 WB(7)状态将结果Reg[4]&Reg[2] = 2&2 = 2写入Reg[5]
- 6. 0x14 sll \$5,\$5,2 WB(7)状态将结果Reg[5] << 2 = 2 << 2 = 8写入Reg[5]




图 16: 波形图3

- 7. 0x18 beq \$5,\$1,-2 EXE(5)状态ALU结果为Reg[5] - Reg[1] = 8 - 8 = 0 == 0, 跳转回0x14




图 17: 波形图4

- 9. 0x18 beq \$5,\$1,-2
  - EXE(5)状态ALU结果为Reg[5] Reg[1] =  $32 8 = 24 = (18)_{16} \neq 0$ ,不跳转,执行下一指令
- 10.0x1C jal 0x0000050

调用子程序,IF(0)状态更新下一PC值为0x50; ID(1)状态RegDst为2,对Reg[31]写入原来的PC+4,即0x20,故图中ALU在ID(1)状态的后半周期值回改变,因为RegFile写入了新的值




图 18: 波形图5

- 11. 0x50 sw \$2,4(\$1)
  - 将Reg[2]=2存入Mem[Reg[1] + 4] = Reg[12] = Mem[(C)<sub>16</sub>]
- 12. 0x54 lw \$13,4(\$1)

将Mem[12] = 2取出,在WB(4)状态存入Reg[13]



图 19: 波形图6

- 13. 0x58 jr \$31
  - IF(0)状态译码后即可取出Reg[31]=0x20,进而更新下-PC值为0x20
- 14. 0x20 slt \$8,\$13,\$1

在EXE(6)阶段算得Reg[13] < Reg[1] = 2 < 8 = 1,在WB(7)存入Reg[8]




图 20: 波形图7

- 15. 0x24 addiu \$14,\$0,-2 在EXE(6)阶段算得Reg[0]+(-2)=0xFFFFFFFE, 并在WB(7)存入Reg[14]
- 16. 0x28 slt \$9,\$8,\$14 在EXE(6)阶段算得Reg[8];Reg[14]=1;-2=0,并在WB(7)存入Reg[9]




图 21: 波形图8

17. 0x2C slti \$10,\$9,2 在EXE(6)阶段算得Reg[9];2=0;2=1,并在WB(7)存入Reg[10]

18. 0x30 slti \$11,\$10,0 在EXE(6)阶段算得Reg[10];=0=1;0=0,并在WB(7)存入Reg[11]




图 22: 波形图9

- 19. 0x34 add \$11,\$11,\$10 在EXE(6)阶段算得Reg[11]+Reg[10]=0+1=1,并在WB(7)存入Reg[11]
- 20. 0x38 bne \$11,\$2,-2 在EXE(5)阶段算得Reg[11]-Reg[2]=1-2=-1=0xFFFFFFF,不等于,跳转回0x34



图 23: 波形图10

- 21. 0x34 add \$11,\$11,\$10 在EXE(6)阶段算得Reg[11]+Reg[10]=1+1=2,并在WB(7)存入Reg[11]
- 22. 0x38 bne \$11,\$2,-2 在EXE(5)阶段算得Reg[11]-Reg[2]=2-2=0,相等,不跳转,执行下条指令




图 24: 波形图11

- 23. 0x3C addiu \$12,\$0,-2 在EXE(6)阶段算得Reg[0]+(-2)=0xFFFFFFFE,并在WB(7)存入Reg[12]
- 24. 0x40 addiu \$12,\$12,1 在EXE(6)阶段算得Reg[12]+1=0xFFFFFFF,并在WB(7)存入Reg[12]




图 25: 波形图12

- 25. 0x44 bltz \$12,-2 在EXE(5)阶段算得Reg[12]i0=-1i0=1,故跳转回0x40
- 26. 0x40 addiu \$12,\$12,1 在EXE(6)阶段算得Reg[12]+1=0,并在WB(7)存入Reg[12]



图 26: 波形图13

- 27. 0x44 bltz \$12,-2 在EXE(5)阶段算得Reg[12];0=0;0=0,故不跳转,继续执行下一指令
- 28. 0x48 andi \$12,\$2,2 在EXE(6)阶段算得Reg[2]&2=2&2=2,并在WB(7)存入Reg[12]




图 27: 波形图14

29. 0x50 j 0x000005C

在IF(0)后半阶段写入指令到IR,译码得出其为跳转指令,更新下一PC值为0x5C

30. halt

在ID(1)阶段求得指令为停机,不再更新PC




图 28: 波形图15

#### 七、实验心得

本次实验在单周期CPU的基础上继续搭建,重用了代码模块,只需分析清除控制信号和状态转移即可。虽然看似比较简单,具体实施时还是遇到了不少问题。

Verilog代码编写阶段:

- 1. 当调整输入输出端口时,一定要记得将所有相关模块全部修改,如在控制单元中添加一个控制信号,则在CPU、CPU-sim等模块中均需添加这个控制信号。
- 2. 在模块输入参数最后常常多了一个,报错(ISE port connections mix)。
- 3. 要判断好always @内写的内容,是时序逻辑还是组合逻辑,不能混写,不能写多,也不能写少。
- 4. 要在每个模块合适的位置对寄存器进行初始化initial,否则在仿真中会输出XXXX。
- 5. 多位的控制信号一定要记得写位宽[x:y]
- 6. 应在时钟下降沿才进行写入操作

Vivado模拟仿真上板阶段:

1. 要做好门闩延迟(clock-to-Q)的设置,否则模块还没初始化完就开始操作,会出现很多问题,即对应的状态对应不上,会导致跳转指令无法正常跳转。

总的来说,多周期CPU的设计实验让我更加熟悉了Verilog的语法,熟悉Vivado的使用,同时充分了解硬件设计与软件设计的巨大区别。硬件代码难以debug使得编写程序的效率极其低下,但这时一定不能心急,要冷静下来分析问题所在,并寻求方法解决它。同时,编写硬件程序时要拥有硬件思维,要考虑得更加周密,这些都是与编写软件程序很大的不同。

#### 八、 程序清单

```
75
   I. MIPS编译器(Python)
                                                            76
                                                            77
                                                            78
  | import re
                                                            79
2
                                                            80
    opcode = {
                                                            81
       "add":
                 "000000",
                                                            82
       "sub":
                 "000001",
                                                            83
        "addiu": "000010".
       "and":
                "010000"
        "andi": "010001",
8
                                                            86
        "ori":
                 "010010",
9
                                                            87
        "xori": "010011",
10
                                                            88
        "sll": "011000",
11
                                                            89
        "slti": "100110",
12
                                                            90
                "100111",
        "slt":
13
                                                            91
                "110000",
                                                            92
                 "110001",
        "lw":
                "110100"
16
        "beq":
17
        "bne":
                "110101",
        "bltz": "110110",
18
                 "111000".
19
        "i":
                                                            96
        "jr":
                 "111001",
20
                                                            97
                "111010",
        "jal":
21
                                                            98
        "halt": "111111"
22
                                                            99
   }
23
                                                            100
                                                            101
    def twos(x):
                                                            102
        res = eval(x)
26
                                                            103
27
        if res >= 0:
28
           return str(bin(res)[2:]).zfill(16)
29
        else:
           return str(bin(2**16 + res)[2:]).zfill(16)
30
                                                            107
31
                                                            108
    def parse(ins):
32
                                                            109
        res = "'
33
                                                            110
        elems = list(filter(bool,re.split("\t| +#.*|, +| +\t'1
34
             ,ins)))
        op = elems[0]
35
        res += opcode[op]
36
        if op in ["add", "sub", "and", "slt"]:
37
38
           rd, rs, rt = elems[1][1:], elems[2][1:], elems
                [3][1:]
39
            res += str(bin(eval(rs))[2:]).zfill(5)
            res += str(bin(eval(rt))[2:]).zfill(5)
40
            res += str(bin(eval(rd))[2:]).zfill(5)
41
            res += "".zfill(11)
42
        elif op in ["addiu","andi","ori","xori","slti"]:
43
           rt, rs, imm = elems[1][1:], elems[2][1:], elems6
                [3]
            res += str(bin(eval(rs))[2:]).zfill(5)
45
            res += str(bin(eval(rt))[2:]).zfill(5)
46
47
            res += twos(imm)
                                                            10
        elif op in ["sw","lw"]:
48
                                                            11
            rt = elems[1][1:]
49
                                                            12
            lst = list(filter(bool,re.split("\(\$|\)",elems3
50
                [2])))
                                                            14
            imm, rs = lst[0], lst[1]
51
            res += str(bin(eval(rs))[2:]).zfill(5)
52
            res += str(bin(eval(rt))[2:]).zfill(5)
            res += twos(imm)
55
        elif op in ["beq","bne"]:
            rs, rt, imm = elems[1][1:], elems[2][1:], elems0
56
                [3]
                                                            21
            res += str(bin(eval(rs))[2:]).zfill(5)
57
                                                            22
            res += str(bin(eval(rt))[2:]).zfill(5)
58
                                                            23
            res += twos(imm)
59
        elif op == "bltz":
60
            rs, imm = elems[1][1:], elems[2]
61
62
            res += str(bin(eval(rs))[2:]).zfill(5)
            res += "".zfill(5)
            res += twos(imm)
65
        elif op in ["j","jal"]:
                                                            30
66
            address = elems[1] # 0x...
            res += str(bin(eval(address))[2:-2]).zfill(26)32
67
        elif op == "jr":
68
                                                            33
           rs = elems[1][1:]
69
                                                            34
            res += str(bin(eval(rs))[2:]).zfill(5)
70
            res += "".zfill(21)
71
        elif op == "sll":
           rd, rt, sa = elems[1][1:], elems[2][1:], elems38
```

```
[3]
        res += "".zfill(5)
        res += str(bin(eval(rt))[2:]).zfil1(5)
        res += str(bin(eval(rd))[2:]).zfill(5)
        res += str(bin(eval(sa))[2:]).zfill(5)
       res += "".zfill(6)
    else: # halt
       res += "".zfill(26)
   return res
instructions = []
infile = open("./test.asm","r")
for line in infile:
   if line[0] in [".","#","m","\n"]:
       continue
        instructions.append(parse(line))
for x in instructions:
   print("0x" + hex(eval("0b" + x))[2:].zfill(8),end="
   print(x[:6],end=" ")
    print(x[6:11],end=" ")
    print(x[11:16],end=" ")
    print(x[16:20],end=" ")
    print(x[20:24],end=" ")
    print(x[24:28],end=" ")
    print(x[28:32],end="\n")
outfile = open("./instruction.data"."w")
for (n,x) in enumerate(instructions):
   # little endian!
    outfile.write("// #%d\n" % n)
    outfile.write(x[24:32])
    outfile.write("\n")
    outfile.write(x[16:24])
    outfile.write("\n")
    outfile.write(x[8:16])
    outfile.write("\n")
    outfile.write(x[:8])
    outfile.write("\n")
```

#### II. CPU主模块

```
1 | timescale 1ns / 1ps
   module CPU (
       input clk, reset,
       output [2:0] state,
       output [1:0] RegDst,
       output ExtSel,
       output RegWrite, MemWrite,
       output ALUSrcA, ALUSrcB,
       output [2:0] ALUOp,
       output [1:0] PCSrc,
       output DBSrc.
       output WrRegSrc,
       output Zero,
       output PCWrite,
       output [31:0] currPC, nextPC, instruction, alu_res,
       output wire [31:0] d1, d2, rsData, rtData, dbData,
       output wire [4:0] rs, rt, rd, sa
       wire [5:0] opcode;
       wire [15:0] imm:
       wire [31:0] pc4;
       wire [31:0] inst;
       assign opcode = instruction[31:26];
       assign rs = instruction[25:21];
       assign rt = instruction[20:16];
       assign rd = instruction[15:11];
       assign sa = instruction[10:6];
       assign imm = instruction[15:0];
       PC pc(
           .clk(clk),
           .reset(reset),
           .PCWrite(PCWrite),
```

```
39
             );
                                                                 122
                                                                          MUX mux_srcA(
                                                                              .Sel(ALUSrcA),
40
41
         Adder add_pc4(
                                                                 124
                                                                               .A(adr.out),
42
              .A(currPC).
                                                                 125
                                                                               .B(\{\{27\{1'b0\}\},sa\})
43
              .B({{29{1'b0}},3'b100}),
                                                                 126
                                                                               // res -> alu.A
44
              .res(pc4)
                                                                 127
45
              ):
                                                                 128
                                                                          Extender extender (
46
                                                                 129
         // instruction fetch (IF)
                                                                               .Sel(ExtSel),
47
                                                                 130
         InstructionMemory im(
                                                                               .dataIn(imm)
48
                                                                 131
             .address(currPC),
                                                                               // dataOut -> mux_srcB.B / sl_16
49
                                                                 132
50
              .dataOut(inst)
                                                                 133
52
                                                                 135
                                                                          MUX mux_srcB(
                                                                 136
53
         Register ir(
                                                                               .Sel(ALUSrcB),
54
             .clk(clk),
                                                                 137
                                                                               .A(bdr.out),
                                                                               .B(extender.dataOut)
55
              reset (reset)
                                                                 138
              .in(inst).
                                                                               // res -> alu.B
56
                                                                 139
57
              .out(instruction)
                                                                 140
58
                                                                 141
                                                                          ALU alu(
59
                                                                 142
60
         // instruction decode (ID)
                                                                               .op(ALUOp),
         ControlUnit control(
61
                                                                 144
                                                                               .A(mux_srcA.res),
62
             .clk(clk),
                                                                               .B(mux_srcB.res),
63
              .reset(reset),
                                                                 146
                                                                               // res -> aludr / mux_memToReg
64
              // input
                                                                 147
                                                                               .zero(Zero)
65
              .opcode(opcode).
                                                                 148
                                                                               ):
66
              .Zero(Zero),
                                                                 149
                                                                          Register aludr(
              // output
67
                                                                 150
                                                                               .clk(clk).
              .state(state).
68
                                                                 151
              .RegDst(RegDst),
                                                                               .reset(reset),
69
                                                                 152
70
              .ExtSel(ExtSel),
                                                                 153
                                                                               .in(alu.res),
                                                                               // res -> dm.address / mux_memToReg.A
71
              .RegWrite(RegWrite),
                                                                               .out(alu_res)
              .ALUSrcA(ALUSrcA),
72
73
              . ALUSrcB (ALUSrcB),
                                                                 156
74
              .ALUOp(ALUOp),
                                                                 157
75
              .DBSrc(DBSrc),
                                                                 158
                                                                           // access memory (MEM)
76
              .WrRegSrc(WrRegSrc),
                                                                 159
                                                                          DataMemory dm(
              .MemWrite(MemWrite).
77
                                                                 160
                                                                               .clk(clk).
              .PCSrc(PCSrc),
                                                                               .reset(reset).
78
                                                                 161
              .PCWrite(PCWrite)
                                                                               .address(alu_res),
79
                                                                 162
                                                                               .MemWrite(MemWrite),
80
                                                                 163
                                                                               .dataIn(bdr.out)
81
                                                                 164
                                                                               // dataOut -> mux_memToReg
         RegFile reg_file(
82
             .clk(clk),
83
84
              .reset(reset),
                                                                 167
85
              .r1(rs),
                                                                 168
                                                                           // write back (WB)
86
              .r2(rt),
                                                                 169
                                                                          MUX mux_memToReg(
                                                                               .Sel(DBSrc),
87
              .wr(mux_regdst.res),
                                                                 170
              .RegWrite(RegWrite),
                                                                               .A(alu.res), // not alu_res!
88
                                                                 171
             .wd(mux_wrreg.res)
// d1 -> adr / mux_pc.D
                                                                               .B(dm.dataOut)
89
                                                                 172
                                                                               // res -> dbdr
90
                                                                 173
              // d2 -> bdr
                                                                 174
91
             );
                                                                 175
92
93
                                                                           Register dbdr(
         Register adr(
                                                                               .clk(clk),
                                                                 177
95
             .clk(clk),
                                                                 178
                                                                               .reset(reset),
96
              .reset(reset),
                                                                 179
                                                                               .in(mux_memToReg.res)
97
              .in(reg_file.d1)
                                                                 180
                                                                               // out -> mux\_wrreg.B
              // out -> mux_srcA.A
98
                                                                 181
              ):
99
                                                                 182
                                                                          MUX mux_wrreg(
100
                                                                 183
                                                                               .Sel(WrRegSrc),
         Register bdr(
101
                                                                 184
             .clk(clk),
                                                                               .A(dbdr.out),
102
                                                                 185
103
              .reset(reset),
                                                                               .B(pc4)
              .in(reg_file.d2)
                                                                               // res -> reg_file.wd
105
              // out -> mux_srcB.A / dm.dataIn
                                                                 189
106
              );
107
                                                                 190
                                                                           assign dbData = mux_memToReg.res;
108
         assign d1 = mux srcA.res:
                                                                 191
         assign d2 = mux_srcB.res;
                                                                           // jump & branch
109
                                                                 192
         assign rsData = reg_file.d1;
assign rtData = reg_file.d2;
                                                                          ShiftLeft sl(
110
                                                                 193
                                                                               .dataIn(extender.dataOut)
                                                                 194
111
                                                                               // dataOut -> add_target.B
112
                                                                 195
         // execution (EXE)
113
114
         MUX5b mux_regdst(
                                                                           Adder add_target(
             .Sel(RegDst),
116
              .A(rt),
                                                                 199
                                                                               .A(pc4),
117
              .B(rd).
                                                                 200
                                                                               .B(sl.dataOut)
118
              .C(5'b11111)
                                                                 201
                                                                               // res -> mux_branch.B
              // res -> reg_file.wr
119
                                                                 202
120
              ):
                                                                 203
                                                                          MUX4 mux_pc(
121
                                                                 204
```

```
205
             .Sel(PCSrc),
                                                              24
                                                                      assign d2 = (r2 == 0) ? 0 : register[r2];
             .A(pc4),
207
             .B({pc4[31:28],instruction[25:0],2'b00}),
                                                              26
                                                                      // write data
208
             .C(add_target.res),
                                                              27
                                                                      always @(negedge clk) begin
209
             .D(reg_file.d1),
                                                              28
                                                                         if (reset == 0)
                                                                              register[0] <= 0;
210
             .res(nextPC)
                                                              29
                                                                          else if (wr != 0 && RegWrite == 1)
211
             ):
                                                              30
                                                                              register[wr] <= wd;
212
                                                              31
213 endmodule
                                                              32
                                                              33
                                                                  endmodule
```

18

19

20 21

10

11

12 13

14

#### III. 指令存储器

```
module InstructionMemory (
        input [31:0] address,
output [31:0] dataOut
2
3
4
        reg [7:0] memory [0:255]; // 8 bits (bandwidth) *
6
              #256 (address)
        // initialization
        initial $readmemb("D:/instruction.data",memory);
10
                                                                10
11
        // output data (little endian)
                                                                11
12
        assign dataOut = {memory[address + 3],
                            memory[address + 2],
13
                            memory[address + 1],
                                                                13
14
                            memory[address]};
                                                                14
15
                                                                15
16
                                                                16
    endmodule
                                                                17
```

#### IV. 程序计数器(PC)

```
module PC (
        input clk,
2
        input reset.
3
        input PCWrite,
        input [31:0] nextPC,
        output reg [31:0] currPC
9
        initial currPC = 0;
10
        always @(posedge clk or negedge reset) begin
11
           #5 // important!
12
            if (reset == 0)
13
                currPC <= 0;
14
            else if (PCWrite == 1)
15
                currPC <= nextPC;</pre>
16
18
19
    endmodule
```

#### V. 寄存器堆

```
15
     module RegFile (
1
                                                                      16
         input clk,
                                                                      17
          input reset,
          input [4:0] r1, // read reg #1 address
         input [4:0] r2, // read reg #2 address input [4:0] wr, // write reg address
                                                                      20
6
         input RegWrite,
                                                                      21
         input [31:0] wd, // write data
8
         output [31:0] d1, // read data 1 output [31:0] d2 // read data 2
9
10
11
12
13
         reg [31:0] register [0:31]; // 32 bits (bandwidth)23
                * #32 (address)
15
         // initialization
16
         integer i;
                                                                      25
17
         initial begin
                                                                      26
             for (i = 0; i < 32; i = i + 1)
18
                                                                      27
                   register[i] = 0;
19
                                                                      28
         end
20
                                                                      29
21
          // read data
         assign d1 = (r1 == 0) ? 0 : register[r1];
```

#### VI. 单个寄存器

```
module Register (
        input clk,
        input reset
        input [31:0] in,
        output [31:0] out
       ):
       reg [31:0] data;
        // initialization
        initial data = 0;
        // read data
        assign out = data;
        // write data
        always @(negedge clk) begin
           if (reset == 0)
               data <= 0;
            else
24
   endmodule
```

#### VII. 数据存储器

```
module DataMemory (
    input clk,
    input reset,
    input [31:0] address.
    input MemWrite,
    input [31:0] dataIn, // write data
    output [31:0] dataOut // read data
    reg [7:0] memory [0:255]; // 8 bits (bandwidth) *
         #256 (address)
    // initialization
    integer i;
    initial begin
      for (i = 0; i < 256; i = i + 1)
            memory[i] = 0;
    // read data
    assign dataOut = (address == 0) ? O : {memory[
         address + 31.
                                             memory[
                                                  address
                                                   + 21.
                                             memory[
                                                  address
                                                    + 1],
                                              memory[
                                                   .
address
                                                  ]};
    // write data
    always @(negedge clk) begin
        if (reset == 0)
            memory[0] <= 0;
        else if (MemWrite == 1 && address != 0) begin
// do not use <=255!!!
            // little endian
            memory[address + 3] <= dataIn[31:24];</pre>
```

```
RegDst <= 2'b00;
ExtSel <= 0;
if (state == 3'b111 || state == 3'b100)
32
                 memory[address + 2] <= dataIn[23:16];</pre>
                 memory[address + 1] <= dataIn[15:8];
33
34
                 memory[address] <= dataIn[7:0];</pre>
                                                               68
35
            end
                                                               69
                                                                                RegWrite <= 1;
36
        end
                                                               70
                                                                            else
                                                                               RegWrite <= 0;
37
                                                               71
    endmodule
                                                                            ALUSrcA <= 0;
ALUSrcB <= 0;
38
                                                               72
                                                               73
                                                                            ALUOp <= 3'b000;
                                                               74
    VIII. 控制单元
                                                                            DBSrc <= 0;
                                                               75
                                                               76
                                                                            MemWrite <= 0;
                                                               77
                                                                            PCSrc <= 2'b00;
1
    module ControlUnit (
                                                                            WrRegSrc <= 0;
        input clk,
                                                               79
                                                                            if (state == 3'b000)
2
3
        input reset,
                                                               80
                                                                                PCWrite <= 1;
        input [5:0] opcode,
4
                                                               81
                                                                            else
                                                                                PCWrite <= 0; // donot update PC if the
5
        input Zero.
                                                               82
        output reg [2:0] state,
6
                                                                                    state is not IF!
        output reg [1:0] RegDst,
                                                               83
                                                                            case (opcode)
        output reg ExtSel,
                                                                               6'b000000: begin // add rd, rs, rt
                                                               84
        output reg ALUSrcA,
                                                                                        RegDst <= 2'b01;
                                                               85
10
        output reg ALUSrcB,
                                                                                         end
11
        output reg [2:0] ALUOp,
                                                                                6'b000001: begin // \mathit{sub}\ \mathit{rd}, \mathit{rs}, \mathit{rt}
12
        output reg [1:0] PCSrc,
                                                                                         RegDst <= 2'b01;
13
        output reg DBSrc,
                                                               89
                                                                                         ALUOp <= 3'b001;
        output reg WrRegSrc,
14
                                                               90
                                                                                         end
                                                                                6'b000010: begin // addiu\ rt, rs, imm
15
        output reg RegWrite,
                                                               91
        output reg MemWrite,
16
                                                                                         ExtSel <= 1; // ???
                                                               92
        output reg PCWrite
                                                                                         ALUSrcB <= 1;
17
                                                               93
18
                                                                                         end
                                                               94
19
                                                                                6'b010000: begin // and rd, rs, rt
                                                               95
        initial state = 3'b000;
                                                                                         RegDst <= 2'b01;
20
21
                                                                                         ALUOp <= 3'b100;
22
        // Finite State Machine (FSM)
                                                                                         end
23
        always @ (posedge clk) begin
                                                                                6'b010001: begin // andi rt, rs, imm
                                                               99
            if (reset == 0)
24
                                                                                         ALUSrcB <= 1;
                                                               100
                state <= 3'b000;
                                                                                         ALUOp <= 3'b100;
25
                                                              101
             else case (state)
26
                                                              102
                                                                                         end
                 3'b000: begin // IF
27
                                                                                6'b010010: begin // ori rt, rs, imm
                                                              103
28
                    state <= 3'b001;
                                                                                         ALUSrcB <= 1;
                                                              104
29
                                                                                         ALUOp <= 3'b011;
                                                              105
                 3'b001: begin // ID
30
                                                              106
                                                                                         end
                     if (opcode == 6'b110100 || opcode == 6'07
31
                                                                                6'b010011: begin // xori rt, rs, imm
                           b110101 || opcode == 6'b110110) 108
                                                                                         ALUSTOB <= 1;
                           beq bne bltz
                                                                                         ALUOp <= 3'b111;
                         state <= 3'b101:
32
                                                                                         end
                     else if (opcode == 6'b110000 || opcode<sub>111</sub>
33
                                                                                6'b011000: begin // sll rd, rt, sa
RegDst <= 2'b01;
                          == 6'b110001) // sw & lw
                                                             112
                          state <= 3'b010;
                                                                                         ALUSrcA <= 1:
34
                                                              113
                     else if (opcode == 6'b111000 || opcode<sub>114</sub>
                                                                                         ALUOp <= 3'b010;
35
                           == 6'b111001 || opcode == 6'
                                                                                         end
                           b111010 || opcode == 6'b111111) 1/6
                                                                                6'b100110: begin // slti rt, rs, imm
                            j jr jal halt
                                                                                         ExtSel <= 1;
                         state <= 3'b000;
                                                                                         ALUSrcB <= 1; // remember!
36
                                                              118
37
                     else
                                                                                         ALUOp <= 3'b110;
38
                         state <= 3'b110:
                                                                                         end
                                                              121
39
                 end
                                                                                6'b100111: begin // slt\ rd, rs, rt
                 3'b110: begin // EXE
                                                                                         RegDst <= 2'b01;
40
                                                              122
                    state <= 3'b111;
                                                                                         ALUOp <= 3'b110;
41
                                                              123
42
                                                              124
                                                                                         end
43
                 3'b111: begin // WB
                                                                                6'b110000: begin // sw rt, imm(rs)
                                                              125
                    state <= 3'b000;
                                                                                         ExtSel <= 1;
44
                                                              126
45
                                                                                         RegWrite <= 0;
                                                              127
                                                                                         ALUSrcB <= 1;
                 3'b101: begin // EXE
                                                              128
47
                    state <= 3'b000;
                                                                                         if (state == 3'b011)
                 end
48
                                                                                             MemWrite <= 1;</pre>
                 3'b010: begin // EXE
49
                                                                                         else
                    state <= 3'b011;
50
                                                               132
                                                                                             MemWrite <= 0;
51
                                                              133
                                                                                         end
52
                 3'b011: begin // MEM
                                                              134
                                                                                6'b110001: begin // lw rt. imm(rs)
                    if (opcode == 6'b110001) // lw
53
                                                                                         ExtSel <= 1:
                                                              135
                         state <= 3'b100;
54
                                                                                         ALUSrcB <= 1;
                                                              136
55
                     else // sw
                                                                                         DBSrc <= 1;
                                                              137
                         state <= 3'b000;
                                                                                         end
                                                              138
57
                                                                                6'b110100: begin // beq rs, rt, imm
58
                 3'b100: begin // WB
                                                                                         ExtSel <= 1;</pre>
59
                     state <= 3'b000;
                                                                                         RegWrite <= 0;
                 end
60
                                                                                         ALUOp <= 3'b001;
                                                              142
            endcase
                                                              143
61
                                                                                         if (Zero == 1)
62
        end
                                                              144
                                                                                             PCSrc <= 2'b10;
63
                                                              145
                                                                                         else
        // always @ (opcode or state or Zero) begin // Zena6
                                                                                            PCSrc <= 2'b00:
64
                                                                                         end
                                                              147
        always @ (state or opcode) begin
```

```
148
                 6'b110101: begin // bne rs, rt, imm
                                                            3
                                                                    input [31:0] A,
                      ExtSel <= 1;
                                                                    input [31:0] B,
150
                         RegWrite <= 0;
                                                                    output reg [31:0] res
151
                         ALUOp <= 3'b001;
                         if (Zero == 0) // (rs - rt == 0) ? 7
152
                              1: O Not equal!
                                                                    always @(Sel or A or B) begin
res <= (Sel == 0) ? A : B;
end
                                                            8
                            PCSrc <= 2'b10;
153
                                                            9
                         else
154
                                                            10
                           PCSrc <= 2'b00;
155
                                                            11
                         end
                                                                endmodule
156
                                                            12
157
                 6'b110110: begin // bltz rs, imm
                                                            13
158
                         ExtSel <= 1;
                                                                module MUX5b (
                         RegWrite <= 0;
                                                                   input [1:0] Sel,
                         ALUOp <= 3'b110; // compare sign
160
                                                                    input [4:0] A,
161
                         if (Zero == 0) // a < 0 ? 1 : 0
                                                            17
                                                                    input [4:0] B,
                            PCSrc <= 2'b10;
162
                                                            18
                                                                    input [4:0] C,
                         else
                                                                    output reg [4:0] res
163
                                                            19
                            PCSrc <= 2'b00:
164
                                                            20
                                                                    ):
                         end
165
                                                            21
                 6'b111000: begin // j addr
                                                                    always @(Sel or A or B or C) begin
166
                                                            22
                                                                     case (Sel)
                         RegWrite <= 0;
167
                                                            23
                         PCSrc <= 2'b01;
                                                                          2'b00: res <= A;
                                                                            2'b01: res <= B;
169
                         end
170
                 6'b111001: begin // jr rs
                                                                            2'b10: res <= C;
                         RegWrite <= 0;
171
                                                            27
                                                                        endcase
                         PCSrc <= 2'b11;
172
                                                            28
                                                                    end
173
                         end
                                                            29
                 6'b111010: begin // jal addr
if (state == 3'b001)
174
                                                            30
                                                                endmodule
175
                                                            31
                           RegWrite <= 1;
                                                                module MUX4 (
176
                                                            32
                         RegDst <= 2'b10;
                                                                   input [1:0] Sel,
177
                                                            33
                         WrRegSrc <= 1;
178
                                                            34
                                                                    input [31:0] A,
                         PCSrc <= 2'b01;
                                                                    input [31:0] B,
179
                                                                    input [31:0] C,
                         end
181
                 6'b111111: begin // halt
                                                            37
                                                                    input [31:0] D,
182
                        PCWrite <= 0;
                                                                    output reg [31:0] res
                                                            38
183
                         end
                                                            39
184
             endcase
                                                            40
        end
                                                                    always @(Sel or A or B or C or D) begin
185
                                                            41
                                                                       case (Sel)
186
                                                            42
                                                                           2'b00: res <= A;
    endmodule
187
                                                            43
                                                                            2'b01: res <= B;
                                                            44
                                                                            2'b10: res <= C;
                                                            45
    IX. 算术逻辑单元(ALU)
                                                                            2'b11: res <= D;
                                                                        endcase
                                                            47
                                                            48
     module ALU (
                                                            49
       input [2:0] op,
                                                            50 endmodule
         input [31:0] A,
         input [31:0] B,
        output reg [31:0] res,
                                                                XI. 数据扩展器
 6
        output zero
        );
 8
                                                            1
                                                                module Extender (
        initial begin
        res = 0;
                                                                   input Sel,
 9
                                                                    input [15:0] dataIn,
 10
                                                                    output reg [31:0] dataOut
 11
 12
        always @(op or A or B) begin
 13
            case (op)
                                                                    initial dataOut = 0;
 14
               3'b000: res = A + B;
                 3'b001: res = A - B;
 16
                                                                    always @(Sel or dataIn) begin // dataIn!!!
                 3'b010: res = B << A; // B first!
                                                                     if (Sel == 0) // ZeroExt
    dataOut = {{16{1'b0}}, dataIn[15:0]};
 17
                                                            10
                3'b011: res = A | B;
 18
                                                            11
                 3'b100: res = A & B;
                                                                        else // SignExt
 19
                                                            12
                 3'b101: res = (A < B) ? 1 : 0;
                                                                           dataOut = {{16{dataIn[15]}}, dataIn[15:0]};
 20
                                                            13
                 3'b110: res = ((A < B && A[31] == B[31]) /1/4
21
                      both pos/neg num
                             || (A[31] == 1 && B[31] == 0))6
                                   // A neg B pos
 23
                             ? 1 : 0; // not 8'h0000001 !!!
                                                                XII. 仿真代码
 24
                 3'b111: res = A ^ B:
25
             endcase
        end
 26
                                                                module CPU_sim (
 27
                                                                  output [2:0] state,
        assign zero = (res == 0) ? 1 : 0:
 28
                                                                    output [1:0] RegDst,
 29
                                                                    output ExtSel,
 30 endmodule
                                                                    output RegWrite, MemWrite,
                                                                    output ALUSrcA, ALUSrcB,
                                                                    output [2:0] ALUOp,
     X. 多路选择器(MUX)
                                                                    output [1:0] PCSrc,
                                                                    output DBSrc,
 1 | module MUX (
                                                                    output WrRegSrc,
                                                                    output Zero,
     input Sel,
```

```
12
        output PCWrite,
                                                                       begin
        output [31:0] currPC, nextPC, instruction, alu_res 31
                                                                          if (clr == 1 || count_4 == 4)
13
        output [4:0] rs, rt,
14
                                                                               count_4 <= 0;
15
        output [31:0] d1, d2, rsData, rtData, dbData
                                                               33
                                                                           else
16
                                                               34
                                                                                count_4 <= count_4 + 1;
17
                                                               35
18
        reg clk;
                                                               36
                                                                   endmodule
19
        reg reset;
                                                               37
20
        CPU cpu(
21
                                                                   XIV. 七段数码管
            .clk(clk),
22
23
            .reset(reset),
            .state(state),
                                                                   module SegDisplay (
                                                               1
25
            .RegDst(RegDst),
                                                                       input [3:0] data,
                                                               2
26
             .ExtSel(ExtSel),
                                                                       output reg [6:0] dispcode
27
            .RegWrite(RegWrite),
28
            MemWrite (MemWrite)
            .ALUSrcA(ALUSrcA),
29
                                                                       always @(data)
            . ALUSrcB (ALUSrcB),
30
                                                                           case(data)
            .ALUOp(ALUOp),
31
                                                                                // 0: on 1: off
0: dispcode = 7'b000_0001; // remember!
                                                               8
            .DBSrc(DBSrc),
32
33
            .PCSrc(PCSrc).
                                                                               1: dispcode = 7'b100_1111;
                                                               10
34
            .WrRegSrc(WrRegSrc),
                                                                               2: dispcode = 7'b001_0010;
                                                               11
35
            .Zero(Zero),
                                                                               3: dispcode = 7'b000_0110;
                                                               12
36
            .PCWrite(PCWrite),
                                                                                4: dispcode = 7'b100_1100;
                                                               13
37
            .currPC(currPC),
                                                                                5: dispcode = 7'b010_0100;
6: dispcode = 7'b010_0000;
                                                               14
38
            .nextPC(nextPC).
39
            .instruction(instruction),
                                                               16
                                                                               7: dispcode = 7'b000_1111;
            .alu_res(alu_res),
                                                                               8: dispcode = 7'b000_0000;
9: dispcode = 7'b000_0100;
40
                                                               17
            .rs(rs).
41
                                                               18
            .rt(rt),
42
                                                                                10: dispcode = 7'b000_1000; // A
                                                               19
43
            .d1(d1),
                                                                                11: dispcode = 7'b110_0000; // b
                                                               20
44
            .d2(d2),
                                                                                12: dispcode = 7'b011_0001; // C
                                                               21
            .rsData(rsData),
45
                                                                                13: dispcode = 7'b100_0010; // d
                                                               22
46
            .rtData(rtData),
                                                                                14: dispcode = 7'b001_0000; // e
                                                               23
47
             .dbData(dbData)
                                                                                15: dispcode = 7'b011_1000; // F
            );
48
                                                                            endcase
49
        initial begin
50
                                                               27
                                                                  endmodule
           clk = 1;
51
            reset = 0;
52
            // wait for initialization
53
                                                                   XV. 写板电路
            #30:
54
            reset = 1;
                                                                   module Show(
57
                                                               2
                                                                       input clk,
58
        always #50 clk = ~clk;
                                                               3
                                                                       input clk_cpu, // button
                                                                       input reset,
input [1:0] SW_in,
59
    endmodule
60
                                                                       output reg [6:0] dispcode,
                                                                       output reg [3:0] out
    XIII. 分频计数器
                                                                       // synchronize and reduce jitter
                                                               10
    module Counter(
                                                               11
                                                                       reg in_detected = 1'b0;
        input clr, // clear, say reset
2
                                                               12
                                                                       reg [15:0] inhistory = 16'h0000;
        input clk, // original clock
                                                                       always @(posedge clk) begin
  inhistory = {inhistory[15:0], clk_cpu};
3
                                                               13
        output reg [1:0] count_4,
4
                                                               14
                                                                           if (inhistory == 16'b00111111111111111)
5
        output reg clk_seg
                                                               15
                                                                               in_detected <= 1'b1;
                                                               16
6
                                                               17
        // display 10kHz
                                                                               in_detected <= 1'b0;
        reg [16:0] count_dis; // 26 bits to store count:
                                                               19
              2^17 > 10^5
10
        always @ (posedge clk or posedge clr)
                                                               21
                                                                       wire [1:0] seg_num; // not reg!
11
        begin
                                                               22
            if (clr == 1) // reset
12
                                                               23
                                                                       Counter counter (
13
            begin
                                                               24
                                                                           .clk(clk),
                                                                           // output clock/counter
14
                clk seg <= 0:
                                                               25
                count_dis <= 0;
                                                                            .count_4(seg_num)
15
                                                               26
            end
16
                                                               27
17
            else if (count_dis == 50_000 - 1) // return 0 28
18
            begin
                                                                       reg [31:0] firstNum;
                                                                       reg [31:0] secondNum;
19
                clk_seg <= ~clk_seg;
                 count_dis <= 0;
20
21
            end
                                                               32
                                                                       initial firstNum = 0;
                                                                       initial secondNum = 0;
22
            else
                                                               33
23
            begin
                                                               34
                clk seg <= clk seg:
                                                                       wire [31:0] currPC, nextPC, rsData, rtData, dbData,
24
                                                               35
                 count_dis <= count_dis + 1;
25
                                                                              alu_res;
                                                                       wire [4:0] rs, rt;
26
            end
                                                               36
27
                                                               37
                                                                       CPU cpu(
        always @ (posedge clk_seg or posedge clr)
                                                                           // input
```

```
.clk(in_detected),
                                                               100
                                                                                 1: begin
40
             .reset(reset),
                                                                                     out = 4'b1101;
41
42
             // output
                                                               102
                                                                                     dispcode = seg3.dispcode;
43
             .currPC(currPC).
                                                               103
                                                                                     end
44
             .nextPC(nextPC).
                                                               104
                                                                                 2: begin
                                                                                     out = 4'b1011;
45
             .rs(rs),
                                                               105
                                                                                     dispcode = seg2.dispcode;
46
             .rt(rt).
                                                               106
             .rsData(rsData).
47
                                                               107
                                                                                     end
48
             .rtData(rtData),
                                                                                 3: begin
                                                               108
             .dbData(dbData),
                                                                                     out = 4'b0111;
49
                                                               109
             .alu_res(alu_res)
                                                                                     dispcode = seg1.dispcode;
50
                                                               110
51
                                                               111
                                                                            endcase
53
        always @(SW_in) begin
                                                               113
54
             case (SW_in)
                                                               114 endmodule
55
                 2'b00: begin
                     firstNum <= currPC:
56
                     secondNum <= nextPC:
                                                                   XVI. 限制文件(constraints.xdc)
57
58
                     end
                 2'b01: begin
59
                                                                  set_property PACKAGE_PIN W5 [get_ports clk]
                     firstNum <= {{27{1'b0}},rs};
60
                                                                   set_property PACKAGE_PIN T17 [get_ports clk_cpu]
set_property PACKAGE_PIN V17 [get_ports reset]
                     secondNum <= rsData;
61
62
                     end
                                                                    set_property PACKAGE_PIN R2 [get_ports {SW_in[1]}]
                 2'b10: begin
                                                                    set_property PACKAGE_PIN T1 [get_ports {SW_in[0]}]
64
                     firstNum <= {{27{1'b0}},rt};
                                                                   set_property PACKAGE_PIN W4 [get_ports {out[3]}]
65
                     secondNum <= rtData;
                                                                   set_property PACKAGE_PIN V4 [get_ports {out[2]}]
66
                     end
                                                                8
                                                                   set_property PACKAGE_PIN U4 [get_ports {out[1]}]
67
                 2'b11: begin
                                                                   set_property PACKAGE_PIN U2 [get_ports {out[0]}]
                                                                9
                     firstNum <= alu_res;
68
                                                                   set_property PACKAGE_PIN W7 [get_ports {dispcode[6]}]
                     secondNum <= dbData;
                                                               10
69
                                                                   set_property PACKAGE_PIN W6 [get_ports {dispcode[5]}]
                                                               11
70
                     end
                                                                    set_property PACKAGE_PIN U8 [get_ports {dispcode[4]}]
                                                               12
71
             endcase
                                                               13
                                                                   set_property PACKAGE_PIN V8 [get_ports {dispcode[3]}]
72
                                                                    set_property PACKAGE_PIN U5 [get_ports {dispcode[2]}]
                                                               14
73
                                                                    set_property PACKAGE_PIN V5 [get_ports {dispcode[1]}]
        SegDisplay seg1(
                                                               16
                                                                   set_property PACKAGE_PIN U7 [get_ports {dispcode[0]}]
75
             .data(firstNum[7:4])
                                                               17
76
             // .dispcode
                                                               18
                                                                   set_property IOSTANDARD LVCMOS33 [get_ports clk]
77
                                                               19
                                                                   set_property IOSTANDARD LVCMOS33 [get_ports clk_cpu]
78
                                                                   set_property IOSTANDARD LVCMOS33 [get_ports reset]
set_property IOSTANDARD LVCMOS33 [get_ports {SW_in[1]}]
                                                               20
        SegDisplay seg2(
79
                                                               21
             .data(firstNum[3:0])
80
                                                                   set_property IOSTANDARD LVCMOS33 [get_ports {SW_in[0]}] set_property IOSTANDARD LVCMOS33 [get_ports {out[3]}]
                                                               22
81
             // .dispcode
                                                               23
            ):
82
                                                               24
                                                                    set_property IOSTANDARD LVCMOS33 [get_ports {out[2]}]
83
                                                                    set_property IOSTANDARD LVCMOS33 [get_ports {out[1]}]
        SegDisplay seg3(
                                                                    set_property IOSTANDARD LVCMOS33 [get_ports {out[0]}]
                                                               26
85
            .data(secondNum[7:4])
                                                                    set_property IOSTANDARD LVCMOS33 [get_ports {dispcode
                                                               27
86
             // .dispcode
                                                                         [6]}]
87
                                                               28
                                                                    set_property IOSTANDARD LVCMOS33 [get_ports {dispcode
88
                                                                         [5]}]
        SegDisplay seg4(
89
                                                                    set_property IOSTANDARD LVCMOS33 [get_ports {dispcode
                                                               29
            .data(secondNum[3:0])
90
                                                                         [4]}]
             // .dispcode
91
                                                                    set_property IOSTANDARD LVCMOS33 [get_ports {dispcode
                                                               30
92
                                                                         [3]}]
93
                                                                    set_property IOSTANDARD LVCMOS33 [get_ports {dispcode
                                                               31
        always @ (seg_num or firstNum or secondNum)
                                                                         [2]}]
             case (seg_num)
                                                                    set_property IOSTANDARD LVCMOS33 [get_ports {dispcode
96
                0: begin
                                                                         [1]}]
97
                     out = 4'b1110;
                                                               33
                                                                    set_property IOSTANDARD LVCMOS33 [get_ports {dispcode
98
                     dispcode = seg4.dispcode;
```

[0]}]

99

end