
Grupa: 423Aa

Timp de lucru: 1h 30min

## Cerința:

Implementați schema de mai jos in Verilog si efectuați simulări pentru verificarea funcționalității.

### **Schema bloc:**



# Descrierea schemei + cerințe speciale:

Circuitul implementează un sistem de găsire al celui mai mare divizor comun intre doua numere prin metoda scăderilor repetate.

Modulul de scădere (SUBSTRACT) executa scăderea lui in1 din in0.
Registrii au intrarea enable blocata pe valoarea 1 (nu a mai fost desenata in schema bloc).
Modulul de memorie RAM are citire asincrona.


Automatul (FSM) are trei stări: IDLE, COMPUTING si END. Automatul își schimba starea pe frontul pozitiv (posedge). Ieșirile sunt modificate pe frontul negativ (negedge).

La primirea semnalului de start, automatul trece din starea IDLE in starea COMPUTING si transmite către circuit "mesajul" **start\_computing**. Automatul funcționează in starea COMPUTING pana când primește semnalul de stop. In momentul in care automatul primește semnalul de stop, da voie sa se execute scrierea prin semnalul **write\_enable**. Din starea END, automatul trece direct in starea inițiala (IDLE), provocând resetarea registrilor prin semnalul **reset\_reg**. In orice alt moment in afara celor menționate ieșirile automatului sunt 0.

#### Simulare:

Pentru testarea circuitului se va lăsa sa funcționeze 70 ns. Un ciclu de ceas are 2 ns. După fiecare start, se așteaptă 30 ns pentru vizualizarea rezultatelor la ieșire.

Formele de unda de intrare trebuie sa corespunda cu figura de mai jos:



După realizarea acestor forme de unda se va adaugă un **exemplu personal** pentru a demonstra înțelegerea funcționarii circuitului. Pentru explicarea valorilor rezultate se vor scrie comentarii in fișierul de simulare. Explicația va fi scurta si la obiect!

# **Programare placa:**

### Atenție la ordinea biților!

clock - Clock 100MHz (F14) reset - BTN2 (H2) start - BTN3 (J1) in0 - SW[7:0] in1 - SW[15:8]

greatest\_common\_divisor - LED[7:0]
steps\_count - LED[15:8]

Barem: Total - 30 puncte

**Design:** 22 puncte

fsm − 4p

counter – 3p

• ram – 3p

• reg 8b − 3p

mux − 1p

comp\_min\_max 1p

substract – 1p

comp\_eq - 1p

top – 5p
 (interfaţa 1p,
 instanţiere 3p,
 fire + conexiuni 1p)

*Simulare:* 5p + 1p

Testbench 3p + 1p

 (1.5p instanțiere +
 1.5p generarea semnalelor +
 1p exemplu personal si explicații)

• Demonstrație simulare

(îmi araţi) – 2p

**Programare Placa:** 3p

 Fișierul de constrângeri (pin planner) - 1p

 Demonstratie functionare (imi arati) – 2p