

Rezolvati cerintele de mai jos avand in vedere urmatorul circuit:



- (20p) Implementati urmatoarele module
 - o (3p) FREQ_DIV: divizor de frecventa al carui ceas de intrare are frecventa 100MHz. Ceasul de la iesire trebuie sa aiba frecventa 2Hz.
 - o (3p) FLOOR_COUNTER: numarator pe 3 biti care va numara crescator daca intrarea 'sus' este 1 si descrescator daca intrarea 'jos' este 1
 - o (3p) DOOR_COUNTER: numarator pe 2 biti care va numara crescator daca intrarea 'en' are valoarea 1. Cand intrarea 'en' este 0, iesirea va deveni 0
 - o (5p) FSM: automat care implementeaza urmatoarea diagrama:




Iesirile depind de starea curenta astfel:

'door_cnt_en' este 1 cand starea curenta este DOOR_OPEN sau DOOR_CLOSE 'sus' este 1 cand starea curenta este MOVE_UP si etaj_cerut != etaj_curent 'jos' este 1 cand starea curenta este MOVE_DOWN si etaj_cerut != etaj_curent

- o (3p) DECODOR_1HOT: decodor 1-hot cu intrare pe 3 biti si iesire pe 8 biti. Iesirea va avea 1 doar pe bitul de la indexul egal cu intrarea, 0 in rest
- o (3p) TOP, conform figurii. Intrarea etaj_cerut este pe 3 biti.

• (5p) Simulare:



• **(5p)** Implementare pe FPGA:

o etaj_cerut: SW2-SW0

o reset: BTN0

o out: LED7-LED0

Observatii:

• Toate circuitele care folosesc reset vor fi implementate cu **reset asincron**