Міністерство освіти і науки України

Національний університет "Львівська політехніка"

Кафедра ЕОМ



3BiT

3 лабораторної роботи №1

3 дисципліни: «Моделювання комп'ютерних систем»

На тему: «Інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA»

Варіант 25

Виконав: ст. гр. КІ-21

Фундальська Д. І.

Прийняв:

Козак Н. Б.

Мета роботи:

Інсталювати та ознайомитися з середовищем розробки Xilinx ISE. Ознайомитися зі стендом Elbert V2 – Spartan 3A FPGA.

Етапи роботи:

- 1. Інсталяція Xilinx ISE та додавання ліцензії. Побудова дешифратора (згідно варіанту) за допомогою ISE WebPACKTM
- 2. Schematic Capture та моделювання його роботи за допомогою симулятора ISim.
- 3. Генерування Віt файала та тестування за допомогою стенда Elbert V2 Spartan 3A FPGA.

Варіант виконання роботи:

Мій номер в списку -25. Нижче наведена таблиця вхідних та вихідних сигналів для мого варіанту.

out_2 in_3 in_2 in_1 in_0 out_0 out_1 out_3 out 4 out 5

Табл.1.1. Вхідні та вихідні сигнали.

Мінімізація формул вихідних сигналів:

OUT_0 =

Мар

Map Layout

Groups

(0,2)	A.B.D
(11,15)	A.C.D
(13,15)	A.B.D
(14,15)	A.B.C

y = A'B'D' + ACD + ABD + ABC

OUT_1 =

Map

Map Layout

Groups

(0,1,2,3,4,5,6,7) \overline{A}

y = A'

Map

Map Layout

Groups

(0,1)	A.B.C
(1,3)	A.B.D
(1,5)	Ā.C.D
(10,11)	A.B.C
(12)	A.B.C.D

y = A'B'C' + A'B'D + A'C'D + AB'C + ABC'D'

OUT_3 =

Map

Map Layout

Groups

(8,9,10,11,12,13,14,15) A

y = A

OUT_4 =

Мар

Map Layout

Groups

(11,15)	A.C.D
(13,15)	A.B.D
(0)	A.B.C.D

y = ACD + ABD + A'B'C'D'

OUT_5 =

Мар

	C.D	C.D	C.D	C.D
$\overline{A}.\overline{B}$	0	0	0	0
Ā.B	1	0	0	0
A.B	0	0	0	0
$A.\overline{B}$	0	0	0	0

Map Layout

	$\overline{C}.\overline{D}$	C.D	C.D	C.D
$\overline{A}.\overline{B}$	0	1	3	2
Ā.B	4	5	7	6
A.B	12	13	15	14
A.B	8	9	11	10

Groups



Виконання роботи:




Рис 1.1. Схема.

Рис 1.2. Файл з призначенням фізичних входів та виходів для сигналів.



Рис 1.3. Повна симуляція роботи схеми в ISim.


Порівняння сигналів:




in_3	in_2	in_1	in_0	out_0	out_1	out_2	out_3	out_4	out_5
0	0	0	1	1	0	0	0	0	1












in_3	in_2	in_1	in_0	out_0	out_1	out_2	out_3	out_4	out_5
1	0	0	0	0	1	0	0	0	0












in_3	in_2	in_1	in_0	out_0	out_1	out_2	out_3	out_4	out_5
1	1	1	1	0	1	0	1	1	0



Puc 1.4.1 – 1.4.16. Порівняння сигналів з Табл.1.1 та симуляції ISim.

Висновок:

В ході виконання цієї лабораторної роботи я ознайомилася з середовищем розробки Xilinx ISE. В цьому середовищі я розробила схему, згідно з таблицею істинності для мого варіанту. Я протестувала усі можливі комбінації вхідних сигналів в ISim та порівняла вихідні сигнали з таблицею істиності. Також я ознайомилася зі стендом Elbert V2 – Spartan 3A FPGA.