Laborator ED

Apostu Croitoru Diana

Universitatea Politehnica Bucuresti Facultatea de Automatica si Calculatoare Grupa 321CA

1 Scopul lucrarii

În cadrul acestui laborator va trebui să verificam și să deducem aspectele practice legate de:


- \rightarrow Afectarea nivelelor de tensiune funcție de sarcina de pe ieșire și modul de cuplare al acesteia.
- \rightarrow Timpii de propagare prin porțile logice
- →Oscilatoare generatoare de semnal folosind porți logice tip Schmitt

2 Măsurători în simulator legate de nivelul tensiunilor pe ieșire

→Se vor masura nivelele de tensiune VOL și VOH pentru cazul în care ieșirea este în gol , unde acestea reprezinta cele doua valori ale tensiunii de iesire prin care se reprezinta cele doua stari logice posibile ale iesirii portii. Prin urmare in urma masurarii celor doua valori acestea sunt :

VOL = 0V


VOH = 5V



→Am legat pe ieșirea porții o rezistență de 1000 de ohmi (1k) la masă (GND). Repetand măsurătorile pentru VOL și VOH am obtinut rezultatele:

VOL = 0V


VOH = 4V



 \to Am mutat rezistența de pe ieșirea porții astfel încât aceasta să fie pusă între ieșirea porții și o sursă de 5V . Repetand măsurătorile pentru VOL și VOH am obtinut rezultatele:

VOL = 1V

VOH = 5V



 \to Având în vedere construcția porții CMOS , valorile tensiunii de ieșire în gol pentru această poartă ar trebui sa fie:

VOL = 0V

VOH = 5V

Nivelul de la ieşire este fixat de comutatorul care este închis :rezultă că practic VOL = 0 iar VOH = VDD; altfel spus, cele două nivele logice de la ieşire au valori ideale .Datorită simetriei în construcție a celor două tranzistoare, tensiunea de prag de la intrare este jumătate din VDD; aceasta înseamnă că tensiunile de intrare cuprinse între 0 V și 50% VDD sunt interpretate de circuit ca simbol 0 logic iar tensiunile de intrare cuprinse între 50% VDD și VDD sunt interpretate ca simbol 1 logic.


Rezultate						
Nr. caz	Legarea	VOH	VOL			
	rezistenței la					
	ieșire					
1	Ieșirea în gol	0V	5V			
2	Rezistență între	0V	4V			
	ieșirea porții și					
	GND					
3	Rezistență între	1V	5V			
	ieșirea porții și					
	o sursă de ali-					
	mentare					
4	VALOAREA	0V	5V			
	IDEALĂ TEO-					
	RETICĂ					

[→]Comparand valorile ideale teoretice ale lui VOL si VOH cu iesirea in gol observam ca acestea sunt asemanatoare. Iesirea in gol are o comportare ideala datorita funcţionarii în contratimp a celor două tranzistoare care implică faptul că niciodată nu există cale directă între sursa VDD şi masă; curentul absorbit de la sursă este nul, ICC=0;

- →Pentru cazurile 1 si 2 , comparand VOH observam ca cele doua valori difera. Acest fenomen se intampla deoarece curentul absorbit de la ieșire în starea HIGH de rezistența legată de la Vo la masă, cauzează scăderea tensiunii VOH. Valorea lui VOL nu este influentata deoarece curentul absorbit nu are un efect in starea LOW(VOL nu poate fi mai mic ca VDD-)).
- \rightarrow Pentru cazurile 1 si 3 , comparand VOL observam ca cele doua valori difera. Acest fenomen se intampla deoarece curentul generat de la ieșire în starea LOW de rezistența legată de la Vo la o sursa de 5V, cauzează cresterea tensiunii Vol. Valoarea lui VOH nu este influentata deoarece curentul generat nu are efect in starea HIGHT(VOH nu poate fi mai mare ca VDD+).

3 Măsurători în simulator pentru timpii de comutație (creștere și descreștere) și a timpului de propagare printr-o poartă și prin porți cascadate


Timpii de creștere și de cădere sunt considerați ca fiind durata în timp între momentele când semnalul comută între 10% și 90% (sau invers) din amplitudine. Astfel timpul de crestere va fi egal cu :



 $t_+=65.9~\mathrm{ns}$

罗 Draft1.raw						
Cursor 1 V(vout)						
Horz:	7.0000838ms	Vert	406.84523mV			
Cursor 2						
V(vout)						
Horz:	7.0001497ms	Vert	4.4971093V			
Diff (Cursor2 - Cursor1)						
Horz:	65.904762ns	Vert	4.0902641V			
Freq:	15.17341MHz	Slope:	6.20633e+07			


Analog, timpul de cadere este dat de:





 $t_{-} = 64,03 \text{ ns}$




Vom masura timpii de propagare pe front crescător și descrescător.(tpLH și tpHL). Timpul de propagare se consideră ca fiind durata între momentul când intrarea prin poartă trece prin pragul logic (aprox. 2.5V) și momentul când ieșirea porții (răspunsul la stimul) trece prin pragul logic. Prin urmare timpii de propagare vor fi dati de urmatoarele rezultate:











In continuare, am cascadat 6 porți conform diagramei date. Măsurand timpul de creștere și de descreștere (cădere) pentru poarta logică CD4049B cu ieșirea în gol, am obtinut urmatorul rezultat astfel ca timpul de crestere va fi :




 $t_{+} = 64.8 \text{ ns}$





Analog , timpul de descrestere este : $t_- = 65~\mathrm{ns}$





De asemenea,
vom masura timpul de propagare între Vin și Vout pe ambele fronturi.






Nu este necesar printscreen la măsurătorile pentru ambele fronturi (porțile CMOS sunt simetrice dpdv al răspunsului pe fronturi).


Rezultate						
	Timp de creștere	Timp de cădere	Timp de propa-	Timp de propa-		
			gare L-H	gare H-L		
1 singură poartă	65.9 ns	64.03 ns	102ns	100ns		
6 porți cascadate	64.8 ns	65ns	634ns	632ns		

Comparând cele 2 situații, din punct de vedere al timpilor de propagare (care ne arată timpul de răspuns, între intrare și ieșire, a întregului sistem), putem observa ca timpii de propagare difera, implicit timpii pe propagare in al doilea caz sunt de 6 ori mai mari ca timpii de propagare pentru o singura poarta. Exista astfel o relatie de multiplicitate, ce depinde de numarul de porti. Timpul de propagare creste datorita intarzierii prin porti. Comparand timpii de creștere și de descreștere ai porții (pentru prima situație) cu cei ai ultimei porți (pentru al doilea scenariu), observam ca acestia nu difera semnificativ. Acest fapt se datoreaza deoarece timpii de crestere si de cadere depind de amplitudinea comutatiei si nu de numarul portilor.


4 Realizarea schemei oscilatorului cu poartă inversoare tip Schmitt


Măsurand perioada semnalului și calculand frecvența semnalului de ieșire observam ca acestea au valorile:





Modificand valoarea lui C1 de la $10\mathrm{nF}$ la $20\mathrm{nF}$ și măsurand iar frecvența, vom obtine urmatoarele rezultate:





Frecventa depinde de constanta de tip R1C1 , daca valoarea lui C1 se dubleaza, atunci frecventa se va injumatati , fiind invers proportionala cu perioada. Am gasit un set de valori R1 și C1 astfel încât frecvență sa fie de valoare 19 kHz (cu eroare de 10%) unde X este numarul de litere din numele meu complet. Astfel , R1 este 10 k Ω , iar C1 este 16nF.

