

# TP4 : Architecture des microprocesseurs

Júlia Ellen Dias Leite julia-ellen@ensta-paris.fr	Charbel Chahla charbel.chahla@ensta.fr
Martin Brun martin.brun@ensta.fr	Paul-henri DJOKO paul-henri.djoko@ensta.fr

17 février 2026

## Analyse théorique de cohérence de cache

---

**Q1 : En considérant que chaque thread s'exécute sur un processeur dans une architecture de type multicoeurs à base de bus et 1 niveau de cache (comme décrit Figure 21), décrivez le comportement de la hiérarchie mémoire et de la cohérence des caches pour l'algorithme de multiplication de matrices. On supposera que le thread principal se trouve sur le processeur d'indice 1.**

---

## Paramètres de l'architecture multicoeurs

---

**Q2 : Examinez le fichier de déclaration d'un élément de type « processeur superscalaire out- of-order », et présentez sous forme de tableau cinq paramètres configurables de ce type de processeur avec leur valeur par défaut. Choisissez de préférence des paramètres étudiés lors des séances TD/TP précédentes. Le fichier à consulter est le suivant :**

---

`$GEM5/src/cpu/o3/O3CPU.py`

**Q3 : Examinez le fichier d'options de la plateforme se.py, puis déterminez et présentez sous forme de tableau les valeurs par défaut des paramètres suivants :**

---

- Cache de données de niveau 1 : associativité, taille du cache, taille de la ligne
- Cache d'instructions de niveau 1 : associativité, taille du cache, taille de la ligne
- Cache unifié de niveau 2 : associativité, taille du cache, taille de la ligne

Le fichier d'options à consulter est le suivant :

`$GEM5/configs/common/Options.py`