

第5章 时序逻辑电路


- 5.1 时序逻辑电路概述
- 1. 时序逻辑电路的基本概念

时序逻辑电路的特点:

电路在任何时候的输出稳定值,不仅与该时刻的输入信号有关,而且与该时刻以前的电路状态有关;电路结构具有反馈回路。



2. 时序逻辑电路的结构模型





3. 时序逻辑电路的描述方法

(1) 逻辑方程

输出方程:


$$Z(t_n) = F[X(t_n), Q(t_n)]$$

驱动方程:

$$\mathbf{W}(\mathbf{t}_{\mathbf{n}}) = \mathbf{G}[\mathbf{X}(\mathbf{t}_{\mathbf{n}}), \mathbf{Q}(\mathbf{t}_{\mathbf{n}})]$$

状态方程:

$$Q(t_{n+1})=H[W(t_n),Q(t_n)]$$





信号流程:

$$Z(t_{n}) - \begin{cases} X(t_{n}) \\ Q(t_{n}) \end{cases} - \begin{cases} X(t_{n-1}) \\ Q(t_{n-1}) \end{cases} - \cdots > Q(t_{n-1})$$


说明任何时刻的输出不仅和该时刻的外部输入信号有关,而且和该时刻的电路状态及以前的输入信号有关。






(2) 状态表

输入	原状态	新状态	输出	原状态	输入	X	
X	Qn	Q ⁿ⁺¹	Z	Qn		Q ⁿ⁺¹ /Z 新	状态/输出



(4) 时序图(定时波形图)





- 4. 时序逻辑电路的分类
- (1) 按存储电路中存储单元状态改变的特点分类 同步时序电路 异步时序电路
- (2) 按输出信号的特点分类

米里 (Mealy) 型 摩尔 (Moore) 型

(3) 按时序电路的逻辑功能分类 计数器 寄存器 移位寄存器



5.2 锁存器

存储电路由存储器件组成,能存储一位二值信号的器件称为存储单元电路.存储单元电路大多是双稳态电路.

双稳态电路特点:

- ①具有两个稳定状态,用0和1表示,在无外信号作用时,电路长期处于某个稳定状态,这两个稳定状态可用来表示一位二进制代码。
- ②它有一个或多个输入端,在 外加信号激励下,可使 电路从一个状态转换成另一个状态。



两类存储单元电路:

(1) 锁存器 (2) 触发器

锁存器:直接由激励信号控制电路状态的存储单元.


触发器:除激励信号外,还包含一个称为时钟的控制信号

输入端.激励信号和时钟一起控制电路的状态.






锁存器和触发器工作波形示意图:



数字逻辑电路教学课程

5.2.1 普通锁存器

1. RS 锁存器的电路结构及逻辑符号



两个输入端(激励端): S_D :置位端(置1端);

 $R_D: 复位端(置0端);$


定义: $Q=0,\overline{Q}=1$ 为0状态; $Q=1,\overline{Q}=0$ 为1状态.



2. RS 锁存器的逻辑功能分析

设: 电路的原状态表示为Qn,新状态表示为Qn+1.


① $S_{D}=0$; $R_{D}=0$ (无激励信号),有下列两种情况:








② S_D=0; R_D=1 (置0信号有效):



结论: Qn+1=0

③ $S_D=1$; $R_D=0$ (置1信号有效):




结论: Qⁿ⁺¹=1

数字逻辑电路教学课程



④ S_D=1; R_D=1 (置0、置1同时信号有效):




一般情况下, $S_D=R_D=1$ 应禁止使用。

RS锁存器的约束条件: $S_DR_D=0$ 。





由与非门构成的RS锁存器:







3. RS锁存器的功能描述

(1) 特性表


S_{D}	R_{D}	Qn	Q^{n+1}	
0	0	0	0	} 保持
0	0	1	1) 11444
0	1	0	0	} 置0
0	1	1	0) A.
1	0	0	1	} 置1
1	0	1	1	ا حد
1	1	0	X	}禁止
1	1	1	X	了水皿

$$Q^{n+1}=S_D+\overline{R}_DQ^n$$

$$S_DR_D=0$$



(3) 状态图








(4) RS锁存器工作波形图

(初态假设为0)



$\frac{\overline{S_D}}{0}$	$R_{\rm D}$	Qn	Qn+1
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	×
1	1	1	X



4. RS 锁存器的 VHDL 描述

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
ENTITY rslatch IS
  PORT(
      nr,ns : IN std_logic;
      q,qb: BUFFER std_logic);
END rslatch;
ARCHITECTURE rtl OF rslatch IS
BEGIN
  q \le NOT(ns AND qb);
  qb<=NOT(nr AND q);
END rtl;
```




5.5.2 门控锁存器

1. 门控RS锁存器

在RS锁存器的基础上,加控制信号,使锁存器状态转换的时间,受控制信号的控制.

(1) 门控 RS 锁存器的电路结构及逻辑符号





(2) 门控 RS 锁存器的逻辑功能分析

$$\mathbf{R}_{\mathbf{D}} = \mathbf{R} \cdot \mathbf{C}$$
$$\mathbf{S}_{\mathbf{D}} = \mathbf{S} \cdot \mathbf{C}$$

当C=1时:门控RS锁存器功能和RS锁存器完全相同;

当C=0时: $R_D=S_D=0$,锁存器状态保持不变.



- (3) 门控 RS 锁存器的逻辑功能描述
 - 1) 门控RS锁存器特性方程:

$$\{ egin{array}{ll} \mathbf{Q}^{\mathbf{n}+1} = \mathbf{S} + \overline{\mathbf{R}} \mathbf{Q}^{\mathbf{n}} \\ \mathbf{S} \mathbf{R} = \mathbf{0} \end{bmatrix}$$
 C=1时成立






2) 门控RS锁存器特性表:

C	S	R	Qn	Qn+1
0	×	×	×	Qn
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	×
1	1	1	1	×





3) 门控RS锁存器工作波形图:






2. 门控 D 锁存器


能将呈现在激励输入端的单路数据D存入交叉耦合结构的锁存器单元中.

(1) 门控 D 锁存器的电路结构及逻辑符号



数字逻辑电路教学课程

(2) 门控 D 锁存器的逻辑功能分析



- 1) 当C=0时, $\overline{R}_D=\overline{S}_D=1$,电路处于保持状态;
- 2) 当C=1时, $R_D=D$, $S_D=D$,电路的新状态为D。



(3) 门控 D 锁存器的逻辑功能描述

1) D锁存器特性方程:


$$Q^{n+1}=D$$

2) D锁存器特性表:


D	Qn	Qn+1
0	0	0
0	1	0
1	0	1
1	1	1



3) 状态图:



4) D锁存器工作波形图: (假设初态为0)





(4) 门控 D 锁存器的 VHDL 描述

LIBRARY ieee; USE ieee.std_logic_1164.ALL;

ENTITY dlatch IS

PORT(c,d:IN std_logic;

q,qb: OUT std_logic);

END dlatch;

ARCHITECTURE rtl OF dlatch IS SIGNAL q_temp,qb_temp:std_logic; BEGIN





```
PROCESS(c,d)
BEGIN
IF(c='1') THEN
   q_temp<=d;
   qb_temp<=NOT(d);
END IF;
END PROCESS;
q<=q_temp;
qb<=qb_temp;
END rtl;
```





表5.3 部分常用集成锁存器

型号	集成器件数	功能说明
7475	4	门控D锁存器
74116	2	4位门控锁存器 有 RD 和双使能控制端
74279	4	低电平有效RS锁存器
74LS373	1	8位D锁存器,三态输出
74LS375	4	门控D锁存器




5.3 触发器

利用一个称为"时钟"的特殊定时控制信号去限制存储单元状态的改变时间,具有这种特点的存储单元电路称为触发器.




- 5.3.1 主从触发器
 - 1. 主从RS 触发器
 - (1) 主从 RS 触发器的电路结构



数字逻辑电路数学课程



(2) 主从 RS 触发器的工作原理



- 1) 在CLK=0时,主锁存器F₁的控制门打开,处于工作状态,主锁存器按S、R的值改变中间状态Q_m;从锁存器F₂的控制门关闭,处于保持状态;
- 2) 在CLK=1时,主锁存器F₁的控制门关闭,进入保持状态; 从锁存器F₂的控制门打开,处于工作状态,电路根据 Q_m的状态改变输出状态; non Jing University of Science & Technology




主从 RS 触发器的电路特点:

- 1) CLK脉冲不论在低电平或高电平期间,电路的输出状态最多只改变一次;(常把控制信号有效期间,输出状态发生多次变化的现象称为空翻)
- 2) 将主从RS触发器用于时序电路中,不会因不稳定而产生振荡.





主从 RS 触发器的电路符号:



"」"称为延迟符号,表示该触发器在CLK=0时接收R、S的数据,而在CLK的上升沿时,输出改变状态

3) 主从 RS 触发器的逻辑功能描述

1) 主从RS触发器的特性表

主从RS触发器的特性表和特性方程和RS锁存器基本相同,只是在列特性表时,要加上CLK脉冲标志.

CLK	S_{D}	R_{D}	Qn	Q^{n+1}
×	X	×	×	Qn
Л	0	0	0	$ \tilde{0} $
Л	0	0	1	1
Л	0	1	0	0
Л	0	1	1	0
Л	1	0	0	1
Л	1	0	1	1
Л	1	1	0	×
Л	1	1	1	X




2) 主从RS触发器的特性方程

$$\{\begin{matrix} Q^{n+1} = S + \overline{R}Q^n \\ SR = 0 \end{matrix}$$






3) 主从RS 触发器的定时波形





2. 主从D 触发器



工作原理:


- (1) 当CLK=0时,主锁存器被选通,Qm=D,从锁存器保持原态;
- (2) 当CLK=1时,主锁存器保持原态,从锁存器被选通,Q=Qm;

特性方程: Qⁿ⁺¹=D





定时波形图






3. 主从JK 触发器

为去除主从RS触发器的约束条件:RS=0,设计出主从JK触发器.


(1) 主从JK触发器的一种结构和逻辑符号







(2) 主从JK触发器的特点




- 1) 电路以D触发器为核心,故不存在约束条件;
- 2) $D=J\overline{Q}^n+\overline{K}Q^n$,所以, $Q^{n+1}=D=J\overline{Q}^n+\overline{K}Q^n$
- 3) 由电路可见,CLK是经一个非门送入D触发器,所以这种结构的JK触发器为CLK下降沿到达时改变状态.

(3) 根据特性方程 $Q^{n+1}=J\overline{Q}^n+\overline{K}Q^n$,容易求得特性表:


CLK	J	K	Qn	Qn+1	CLK	J	K	Qn	Q^{n+1}
X	X	X	X	Qn	Ţ	1	0	0	
Ţ	0	0	0	0 保	Ţ	1	0	1	1 1 "1"
Ţ	0	0	1	1 持		1	1	0	1」翻
Ţ	0	1	0	0)置	T	1	1	1	0}转
T	0	1	1	0) "0'	,				

(4) 状态图






(5) 带异步清零、置1端并具有多驱动输入的JK触发器。








(6) 主从JK触发器定时波形





主从触发器抗干扰能力不强

上升沿翻转的主从RS触发器





5.3.2 边沿触发器


边沿触发器的特点:


在时钟为稳定的0或1期间,输入信号都不能进入触发器,触发器的新状态仅决定于时钟脉冲有效边沿到达前一瞬间以及到达后极短一段时间内的输入信号.边沿触发器具有较好的抗干扰性能.



1. 维持阻塞D触发器


(1) 电路结构与逻辑符号








- (2) 工作原理
- ① 异步清零
- ② 异步置1
 - a. CLK=0
 - b. CLK=1



③ 如 $\overline{S}_D = \overline{R}_D = 1$,并 CLK=0:由于M=N=1,所以输出Q保持不变




Qn=1的情况

Qn=0的情况

注意: 在该时刻, D的改变不会使输出状态变化。



④ 在CLK=1前一瞬间 (CLK=0),如加入信 号D=0,则有:




由于M=N=1,所以输出Q保持不变。






⑤ CLK由0变为1,在 这一短时间内, D=0保 持不变,则有:



$$Q^{n+1} = D = 0$$



⑥ 在上面的情况下,如D发生变化,即由0变为1




由于图中红线的作用,电路输出状态保持不变。



⑦在CLK=1前一瞬

间(CLK=0),如

加入信号D=1,则有:




由于M=N=1,所以输出Q保持不变。



⑧ CLK由0变为1,在这一

短时间内, D=1保持不变,


则有:



数字逻辑电路数学课程



⑨ 在上面的情况下,如D发生变化,即由1变为0



由于和M端连接的蓝线的作用,使输出保持不变


$$Q^{n+1} = D = 1$$





(3) 维持阻塞D触发器特性表和工作波形图

CLK	$\overline{S_{D}}$	$\overline{\overline{R}}_{\mathrm{D}}$	D	Qn	Q ⁿ⁺¹	_
$\overline{\times}$	0	1	X	X	1	_
×	1	0	×	X	0	
\uparrow	1	1	0	0	0	↑表示上升沿触发.
↑	1	1	0	1	0	
\uparrow	1	1	1	0	1	
†	1	1	1	1	1	







(4) 正边沿 D 触发器的 VHDL 描述

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
ENTITY dff1 IS
PORT(
   d,clk,rd,sd: IN std_logic;
      q,qb: OUT std_logic);
END dff1;
ARCHITECTURE rtl OF dff1 IS
SIGNAL q_temp,qb_temp:std_logic;
BEGIN
PROCESS(clk,rd,sd)
BEGIN
```






```
IF(rd='0' AND sd='1') THEN
  q_temp<='0';
  qb_temp<='1';
 ELSIF (rd='1' AND sd='0') THEN
  q_temp<='1';
  qb_temp<='0';
  ELSIF (clk'event AND clk='1') THEN
  q_temp<=d;
  qb_temp<=NOT(d);
 END IF;
END PROCESS;
q<=q_temp;
qb<=qb_temp;
END rtl;
```






2.CMOS边沿D触发器

CMOS边沿D触发器由CMOS传输门构成,属主从结构,但具有边沿触发器的特点。



(1)电路结构




由图可知,当CLK=0时,TG₁和TG₄ 导通,TG₂和TG₃截止;当CLK=1时, TG₁和TG₄截止,TG₂和TG₃导通。



(2) 工作原理

① 当CLK=0时, TG₁和TG₄导通,TG₂和TG₃截止:

 $\overline{Q}'=\overline{D}$; Q经TG₄回路保持原态.







② 当CLK由0变成1时,TG2和TG3导通,TG1和TG4截止:

 \overline{Q} '经 \overline{TG}_2 保持CLK上升沿到来前一瞬间时的D信号;

D经TG3再经非门送到输出Q端.







可见,这种形式的触发器属于上升边沿触发的 D触发器。

表5.6 部分常用集成触发器


型 号	集成 器件数	功 能 说 明
7473A	2	负边沿 \mathbf{K} 触发器,有 \mathbf{R}_{D} 端
7474	2	正边沿 D 触发器,有 R_D 和 S_D 端
74109	2	正边沿JK 触发器,有 $R_{ m D}$ 和 $S_{ m D}$ 端
74LS112	2	负边沿JK 触发器,有 $R_{ m D}$ 和 $S_{ m D}$ 端
74S113	2	负边沿 $\mathbf{J}\mathbf{K}$ 触发器,有 \mathbf{S}_{D} 端
74LS114	2	负边沿 JK 触发器,有 R _D 和 S _D 端
74174	6	正边沿D触发器,有RD端
74175	4	正边沿 \mathbf{D} 触发器,有 \mathbf{R}_{D} 端
74273	8	正边沿 \mathbf{D} 触发器,有 \mathbf{R}_{D} 端
74276	4	负边沿 JK 触发器,有 R_D 和 S_D 端
74LS374	8	正边沿D触发器,含输出使能,三态输出

数字逻辑电路数学课程

5.4 触发器使用中的几个问题

5.4.1 触发器逻辑功能的转换

触发器逻辑功能转换示意图:



将已有触发器转换为所需触发器的功能,实际上是求转换电路,即求转换电路的函数表达式:

$$X=f_1(A,B,Q^n)$$

$$Y=f_2(A,B,Q^n)$$



1. 代数法

通过比较已有触发器和待求触发器的特性方程,求转换电路的函数表达式.



例:把JK触发器转换为D触发器.

解: 已有JK触发器的特性方程为: $Q^{n+1}=J\overline{Q}^n+\overline{K}Q^n$


待求D触发器的特性方程为: Qn+1=D

为求出转换电路的函数表达式,可将D触发器的特性方程转换为:

$$\mathbf{Q}^{\mathbf{n}+1} = \mathbf{D} = \mathbf{D}(\overline{\mathbf{Q}}^{\mathbf{n}} + \mathbf{Q}^{\mathbf{n}}) = \mathbf{D}\overline{\mathbf{Q}}^{\mathbf{n}} + \mathbf{D}\mathbf{Q}^{\mathbf{n}}$$


比较JK触发器的特性方程,可得:

$$J=D$$
 $K=\overline{D}$





例:将JK触发器转换为T触发器.




T 触	发器	寺性表
T	Qn	Q^{n+1}
0	0	0
0	1	1
1	0	1
1	1	0

T触发器的特性 归纳为:



T触发器的特性方程: $Q^{n+1}=T\overline{Q}^n+\overline{T}Q^n$

将上式和JK触发器特性方程 $Q^{n+1}=J\overline{Q}^n+\overline{K}Q^n$ 比较,可得 J=K=T



注意:在这个电路中,由于采用的是下降边沿JK触发器,所以得到的T触发器也是下降边沿的。



2. 图表法

例:把RS触发器转换为JK触发器.

- ① 首先列出JK触发器的特性表;
- ② 根据RS触发器的特性,列 出当满足JK触发器特性时
 - S、R端应加的信号;

J	K	Qn	Q^{n+1}	S	R
0	0	0	0	0	X
0	0	1	1	X	0
0	1	0	0	0	X
0	1	1	0	0	1
1	0	0	1	1	0
1	0	1	1	X	0
1	1	0	1	1	0
1	1	1	0	0	1



③ 写出下列两个表达式:

$$S=f_1$$
 (J, K, Q^n)


$$R=f_2(J, K, Q^n)$$

\ K	(Qn					
J	00	01	11	10		
0	0	×	0	0		
1	1	×	0	1		
$S=J\overline{Q}^n$						

\ K	Qn					
J	00	01	11	10		
0	×	0	1	×		
1	0	0	1	0		
R=KQ ⁿ						



转换电路图



例:试用D触发器和四选一MUX构成一个多功能触发器, 其功能如下表所示。表中L、T为控制变量,N为数据输入


变量。

L	T	N	Qn+1			
0	0	×	Qn			
0	1	X	$ar{\mathbf{Q}}^{\mathbf{n}}$			
1	0	N	N			
1	1	N	$\overline{\mathbf{N}}$			




解: ① 列表;

- ②设L、T为MUX的地址变量, 求MUX的数据端输入信号;
- ③画逻辑图。



L	T	N	Qn+1	D
0	0	X	Qn	Qn
0	1	X	$\overline{\mathbf{Q}}^{\mathbf{n}}$	$\overline{\mathbf{Q}}^{\mathbf{n}}$
1	0	N	N	N
1	1	N	$\overline{\mathbf{N}}$	$\overline{\mathbf{N}}$






触发器的脉冲工作特性:

指为了保证触发器可靠的动作,而对时钟脉冲、输入信号以及它们之间的时间关系所提出的要求。



5.5 触发器应用举例


1. 消颤开关







2. 单脉冲发生器



5.6 时序逻辑电路的分析与设计

时序逻辑电路的分析方法

分析目的: 所谓分析,就是由给定电路,来找出电路的功能。对时序逻辑电路而言,本质上是求电路在不同的外部输入和当前状态条件下的输出情况和状态转换规律.

同步时序逻辑电路和异步时序逻辑电路有不同的分析方法。



5.6.1 同步 时序逻辑电路的分析

由于在同步时序电路中,各触发器的动作变化是在CLK 脉冲作用下同时发生的,因此,在同步电路的分析中,只 要知道了在当前状态下各触发器的输入(即驱动信号), 就能根据触发器的特性方程,求得电路的下一个状态,最终 找到电路的状态转换规律。



分析步骤:

- (1)列出时序电路的输出方程和驱动方程(即该时序电路中组合电路部分的逻辑函数表达式);
- (2) 将上一步所得的驱动方程代入触发器的特性方程,导出电路的状态方程;
- (3) 根据状态方程和输出方程,列出状态表;
- (4) 根据状态表画出状态图或时序图;
- (5) 由状态表或状态图(或时序图)说明电路的逻辑功能.



例:分析下列时序电路.

(1) 写出输出方程和驱动方程.

$$Z=A \oplus B \oplus Q^n$$


 $J=AB$, $K=\overline{A+B}$

(2) 写出状态方程.

$$Q^{n+1}=J\overline{Q}^{n}+\overline{K}Q^{n}$$

$$=AB\overline{Q}^{n}+(A+B)Q^{n}$$

$$=AB\overline{Q}^{n}+AQ^{n}+BQ^{n}$$





Z

 $O^{\overline{n+1}}$





(3) 列出状态表.

Qⁿ

 \mathbf{B}

(4) 列状态图.





(5) 说明逻辑功能.

_					
	A	В	Qn	Qn+1	Z
	0	0	0	0	0
	0	0	1	0	1
	0	1	0	0	1
	0	1	1	1	0
	1	0	0	0	1
	1	0	1	1	0
	1	1	0	1	0
	1	1	1	1	1

串行输入串行输出的时序全加器.A和B为两个二进制加 数, Qn为低位来的进位,Z表示相加的结果,Qn+1表示向高位 的进位.


问题:全加器如何工作?

作? 一位一位串行加 Nan Jing Univerzity of Science & Technology





例:分析下列时序电路的逻辑功能.



输出方程: Z=XQ₀ⁿQ₁ⁿ

驱动方程:

$$J_0=XQ_1^n$$
 , $K_0=\overline{X}$
 $J_1=X$, $K_1=\overline{X}+\overline{Q}_0^n$

JK触发器的特性方程:

$$Q^{n+1}=J\overline{Q}^n+\overline{K}Q^n$$

状态方程:

$$\begin{aligned} \mathbf{Q}_{0}^{n+1} &= \mathbf{X} \mathbf{Q}_{1}^{n} \overline{\mathbf{Q}}_{0}^{n} + \mathbf{X} \mathbf{Q}_{0}^{n} \\ &= \mathbf{X} (\mathbf{Q}_{0}^{n} + \mathbf{Q}_{1}^{n}) \\ \mathbf{Q}_{1}^{n+1} &= \mathbf{X} \overline{\mathbf{Q}}_{1}^{n} + \overline{\mathbf{X}} + \overline{\mathbf{Q}}_{0}^{n} \mathbf{Q}_{1}^{n} \\ &= \mathbf{X} (\mathbf{Q}_{0}^{n} + \overline{\mathbf{Q}}_{1}^{n}) \end{aligned}$$





输出方程: Z=XQ₀ⁿQ₁ⁿ

状态表


$\overline{\mathbf{X}}$	Q_1^n	Q_0^n	Q_1^{n+}	\mathbf{Q}_{0}^{n+1}	Z
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	0	0	0
0	1	1	0	0	0
1	0	0	1	0	0
1	0	1	1	1	0
1	1	0	0	1	0
1	1	1	1	1	1

功能: 1111序列检测器

状态方程:

$$\begin{aligned} Q_0^{n+1} &= X Q_1^n \overline{Q}_0^n + X Q_0^n \\ &= X (Q_0^n + Q_1^n) \\ Q_1^{n+1} &= X \overline{Q}_1^n + \overline{X} + \overline{Q}_0^n Q_1^n \\ &= X (Q_0^n + \overline{Q}_1^n) \end{aligned}$$

$$Q_1Q_0$$
 X/Z




5.6.2 异步时序逻辑电路的分析方法

异步时序逻辑电路分类:

1) 脉冲型:用脉冲的有无表示信号;

2) 电位型:用电位的高低表示信号;




分析异步时序电路的规定:

- 1) 输入信号只有在电路稳定状态时才发生变化;
- 2) 每一个时刻仅允许一个输入变量发生变化.

数字逻辑电路数学课程

脉冲型异步时序电路的分析方法(波形分析法)

例: 试分析下列异步时序电路的逻辑功能




解: 时钟信号

 $CLK_1 = \overline{Q}_0$ $CLK_0 = CLK_2 = X$

驱动方程

$$\begin{split} &J_0 = \overline{\overline{Q}_2^n} \overline{\overline{Q}_1^n} = Q_2^n + Q_1^n \quad , \quad K_0 = 1 \\ &J_1 = K_1 = 1 \\ &J_2 = \overline{\overline{Q}_1^n} \overline{\overline{Q}_0^n} \qquad , \quad K_2 = 1 \end{split}$$






自启动特性讨论:

- (1)当 $Q_2Q_1Q_0=101$ 时,下一个状态为000;
- (2) 当 $Q_2Q_1Q_0=110$ 时,下一个状态为001;
- (3) 当 $Q_2Q_1Q_0=111$ 时,下一个状态为010;

电路能自启动



状态图




功能:

能自启动的五进制减法计数器



(分析法二)

例: 试分析下列异步时序电路的逻辑功能




解:1) 写驱动方程

$$\begin{split} &J_0 = \overline{\overline{Q}_2^n} \overline{\overline{Q}}_1^n = Q_2^n + Q_1^n \quad , \quad K_0 = 1 \\ &J_1 = K_1 = 1 \\ &J_2 = \overline{Q}_1^n \overline{Q}_0^n \qquad , \quad K_2 = 1 \end{split}$$



2) 写触发器 F_0 和 F_2 的状态方程(由于触发器 F_0 和 F_2 是 在X 脉冲作用下同步工作的,列方程时将X隐含)

$$\begin{array}{l} Q_{2}^{n+1} \!\!=\! J_{2} \overline{Q}_{2}^{n} \!\!+\! \overline{K}_{2} Q_{2}^{n} \!\!=\! \overline{Q}_{1}^{n} \overline{Q}_{0}^{n} \overline{Q}_{2}^{n} \\ Q_{0}^{n+1} \!\!=\! J_{0} \overline{Q}_{0}^{n} \!\!+\! \overline{K}_{0} Q_{0}^{n} \!\!=\! (Q_{2}^{n} \!+\! Q_{1}^{n}) \overline{Q}_{0}^{n} \end{array}$$






3) 修正触发器F₁的特性方程

注意: CLK₁的含义为

$$Q_1^{n+1} = (J_1 \overline{Q}_1^n + \overline{K}_1 Q_1^n)CLK_1 + Q_1^n \overline{CLK}_1$$

CLK₁脉冲有效.

为写出 \mathbf{F}_1 的状态方程,必须先求 \mathbf{CLK}_1 .由电路图已知, \mathbf{Q}_0 的负边沿(等效于 \mathbf{Q}_0 的上升边沿)为 \mathbf{F}_1 触发脉冲的有效边沿.








4) 求CLK₁

由 Q_2 、 Q_0 的状态方程

				1 1	
$\frac{Q_2^n}{0}$	$\mathbf{Q_1^n}$	$\mathbf{Q_0^n}$	$Q_2^{n+1}Q_2$	$Q_1^{n+1} Q_0^{n+1}$	CLK_1
0	0	0	1	0	0
0	0	1	0	0	0
0	1	0	0	1	1
0	1	1	0	0	0
1	0	0	0	1	1
1	0	1	0	0	0
1	1	0	0	1	1
1	1	1	0	0	0

$$\begin{array}{l} \mathbf{Q}_{2}^{n+1} \!\!=\! \! \mathbf{J}_{2} \overline{\mathbf{Q}}_{2}^{n} \!\!+\! \overline{\mathbf{K}}_{2} \mathbf{Q}_{2}^{n} \!\!=\! \overline{\mathbf{Q}}_{1}^{n} \overline{\mathbf{Q}}_{0}^{n} \overline{\mathbf{Q}}_{2}^{n} \\ \mathbf{Q}_{0}^{n+1} \!\!=\! \! \mathbf{J}_{0} \overline{\mathbf{Q}}_{0}^{n} \!\!+\! \overline{\mathbf{K}}_{0} \mathbf{Q}_{0}^{n} \!\!=\! \! (\mathbf{Q}_{2}^{n} \!\!+\! \mathbf{Q}_{1}^{n}) \overline{\mathbf{Q}}_{0}^{n} \end{array}$$



$$CLK_1 = Q_2^n \overline{Q}_0^n + Q_1^n \overline{Q}_0^n$$

5) 将驱动方程 J_1 、 K_1 和时钟方程 CLK_1 代入触发器 F_1 的特性方程,求得 F_1 的状态方程.

$$\begin{split} Q_{1}^{n+1} = & (J_{1}\overline{Q}_{1}^{n} + \overline{K}_{1}Q_{1}^{n})CLK_{1} + Q_{1}^{n}\overline{CLK}_{1} \qquad (J_{1} = K_{1} = 1) \\ = & \overline{Q}_{1}^{n}(Q_{2}^{n}\overline{Q}_{0}^{n} + Q_{1}^{n}\overline{Q}_{0}^{n}) + Q_{1}^{n}(Q_{2}^{n}\overline{Q}_{0}^{n} + Q_{1}^{n}\overline{Q}_{0}^{n}) \end{split}$$


 $= \mathbf{Q}_{2}^{\mathbf{n}} \overline{\mathbf{Q}}_{1}^{\mathbf{n}} \overline{\mathbf{Q}}_{0}^{\mathbf{n}} + \mathbf{Q}_{1}^{\mathbf{n}} \mathbf{Q}_{0}^{\mathbf{n}}$

根据状态方程,补齐上述状态表.

$\frac{\overline{Q_2^n}}{0}$	Q_1^n	Q_0^n	Q_2^{n-1}	\mathbf{Q}_{1}^{n+1}	$^{1}Q_{0}^{n+1}$
0	0	0	1	0	0
0	0 0 1	1	0	0	0
0	1	0	0	0	1
0	1	1	0 0 0 0	1	0
1	0	0	0	1	1
1	0	1	0	0	0
1	1	0	0	0	1
1	1	1	0	1	0



6) 画出状态图,分析电路功能.



功能:

能自启动的五进制减法计数器



5.6.3 同步时序逻辑电路的设计

- 1. 同步时序逻辑电路的一般步骤
 - (1) 根据逻辑要求,建立原始状态表或原始状态图;
 - (2) 利用状态化简技术,简化原始状态表,消去多余状态;
 - (3) 状态分配或状态编码,即将简化后的状态用二进制代码表示;
- (4) 选择触发器类型,并根据编码后的状态表求出驱动方程和输出方程;
- (5) 检查自启动性,若在所设计电路中存在无效状态,则必须检查电路能否自启动,如果不能自启动,则需修改设计;
- (6) 画出逻辑图.



例: 试设计一个 "111"序列检测器.要求: 当连续输入三个 或三个以上 "1"时,输出为 "1",否则输出为 "0".

X: 0110111011110

Z: 0 0 0 0 0 0 1 0 0 0 1 1 0

解: (1) 建立原始状态表

 S_0 : 输入0以后的状态;(即未收到一个"1"以前的状态);

S₁: 输入一个"1"以后的状态;






S₂: 连续输入二个"1"以后的状态;

 S_3 : 连续输入三个或三个以上"1"以后的状态。

SX	0	1						
$\overline{S_0}$	$S_0/0$	S ₁ /0						
$\mathbf{S_1}$	$S_0/0$	$S_2/0$						
$\mathbf{S_2}$	$S_0/0$	$S_3/1$						
$ \begin{array}{c c} S \\ \hline S_0 \\ S_1 \\ S_2 \\ S_3 \end{array} $	S ₀ /0	S ₃ /1	0	$\sqrt{0}$ $\left(S_{0} \right)$		1/0 0/0	S	X/Z
	原	始状态		1/1 (8)	0/0	0/0	$1/0$ S_2	



(2) 状态化简




状态 S_2 和 S_3 在相同的输入下有相同的输出,而次态也相同,称 S_2 和 S_3 两个状态等价.等价状态仅需保留一个.这里,去除 S_3 ,保留 S_2 ,可得简化状态图.



(3) 状态编码

3个状态,需要2个触发器,每个状态用2位二进制编码.



SX	0	1
S_0	$S_0/0$	$S_1/0$
S_1	$S_0/0$	$S_2/0$
S_2	$S_0/0$	$S_3/1$
S_3	$S_0/0$	$S_3/1$

0/0 (0	0/0	
X/Z	0/0	1/0
) 1/1

$Q_1^nQ_0^n$ X	0	1
00	00/0	01/0
01	00/0	10/0
11	XXX	XXX
10	00/0	10/1

Non Jing University Qn+1 2n+1/7ce & Technology

(4) 选择触发器类型,求驱动方程和输出方程;

当触发器选定以后,可根据状态表,对照触发器的输入表,求出驱动方程.

四种常用触发器的输入表

Qn	Q^{n+1}	D	Qn	Qn+1	S	R
0	0	0	0	0	0	X
0	1	1	0	1	1	0
1	0	0	1	0	0	1
1	1	1	1	1	X	0
On	On+1	T	Qn	Qn+1	J	K
$\frac{\mathbf{Q^n}}{0}$	Q ⁿ⁺¹	T 0	$\frac{\overline{\mathbf{Q^n}}}{0}$	Q ⁿ⁺¹	J	K
	Q ⁿ⁺¹ 0 1	T 0 1		<u> </u>		
	Q ⁿ⁺¹ 0 1 0	T 0 1 1	0	0		X

数字逻辑电路数学课程

本例如选用JK触发器,对照状态表和JK触发器的输入表,可列出驱动卡诺图和输出卡诺图.、、

$Q_1^nQ_0^n$ X	0	1			
00	00/0	01/0			
01	00/0	10/0			
11	XX	×××			
10	00/0	10/1			
0n+10n+1/m					

Qn	Qn+1	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

0	0
0	0
X	X
0	1
	0 0 × 0

$$Q_1^{n+1}Q_0^{n+1}/Z$$

OnOnX	0	1
00	0	1
01	X	X
11	X	X
10	0	0

	$Z=XQ_1^n$		
$O_{1}^{n}O_{2}^{n}$	0	1	,
$Q_1^n Q_0^{n \times n}$ 00	X	X	
01	1	1	
11	X	X	
10	X	X	
			1

$$J_1 = XQ_0^n$$

$$\mathbf{K}_1 = \overline{\mathbf{X}}$$

$$J_0 = X \overline{Q}_1^n$$

$$\mathbf{K}_0 = 1$$



本例如选用D触发器,对照状态表和D触发器的输入表,可列出驱动卡诺图和输出卡诺图.

$Q_1^nQ_0^nX$	0	1
00	00/0	01/0
01	00/0	10/0
11	XX	×××
10	00/0	10/1
$Q_1^{n+1}Q_0^{n+1}/Z$		

Qn	Q^{n+1}	D
0	0	0
0	1	1
1	0	0
1	1	1
	•	

$Q_1^n Q_0^n$	0	1
00	0	0
01	0	1
11	×	X
10	0	1
	U	

$Q_1^n Q_0^n X$	0	1
$\begin{bmatrix} \mathbf{Q}_1 \mathbf{Q}_0 \\ 0 0 \end{bmatrix}$	0	0
01	0	0
11	X	X
10	0	1
-		TT O II

 $Z=XQ_1^n$

 $\mathbf{D_1} = \mathbf{X}(\mathbf{Q_0^n} + \mathbf{Q_1^n})$

 $\mathbf{D_0} = \mathbf{X} \mathbf{\overline{Q}_0^n} \mathbf{\overline{Q}_1^n}$



(5) 检查自启动特性

本例存在无效状态 $Q_1Q_0=11$,由上面卡诺图可见:

当Q₁Q₀=11时,若X=0,则D₁D₀=00,次态为00;


当Q₁Q₀=11时,若X=1,则D₁D₀=10,次态为10;

结论:能自启动.





(6) 画逻辑图和完整的状态图.





说明:

由于D触发器的特性方程Qn+1=D, 所以:

$$\mathbf{Q}_{1}^{\mathbf{n}+1} = \mathbf{D}_{1} = \mathbf{X}\mathbf{Q}_{0}^{\mathbf{n}} + \mathbf{X}\mathbf{Q}_{1}^{\mathbf{n}}$$

$$= \mathbf{X}\mathbf{Q}_{0}^{\mathbf{n}} \left(\mathbf{Q}_{1}^{\mathbf{n}} + \overline{\mathbf{Q}}_{1}^{\mathbf{n}}\right) + \mathbf{X}\mathbf{Q}_{1}^{\mathbf{n}}$$

$$= \mathbf{X}\mathbf{Q}_{0}^{\mathbf{n}} \overline{\mathbf{Q}}_{1}^{\mathbf{n}} + \mathbf{X}\mathbf{Q}_{1}^{\mathbf{n}}$$

得到:
$$\mathbf{J}_1 = \mathbf{X}\mathbf{Q}_0^{\mathbf{n}}$$
 $\mathbf{K}_1 = \overline{\mathbf{X}}$



$$\mathbf{Q}_0^{\mathbf{n}+1} = \mathbf{D}_0 = \mathbf{X} \overline{\mathbf{Q}}_0^{\mathbf{n}} \overline{\mathbf{Q}}_1^{\mathbf{n}}$$
$$= \mathbf{X} \overline{\mathbf{Q}}_1^{\mathbf{n}} \overline{\mathbf{Q}}_0^{\mathbf{n}} + \overline{1} \mathbf{Q}_0^{\mathbf{n}}$$

可得:
$$\mathbf{J}_0 = \mathbf{X}\overline{\mathbf{Q}}_0^{\mathbf{n}}$$
 $\mathbf{K}_0 = 1$

用方程比较法较图标法简单,但同样存在结果出错的可能。




例:

试用JK触发器设计一个可控电路: X为控制信号,当X=0时,电路按照0,1,2,3,0,1,2,3,.....的规律做加法计数;当X=1时,电路按照3,2,1,0,3,2,1,0,.....的规律做减法计数。

(该电路称为模4可逆计数器,有关计数器的概念将在第6章中详细介绍)

解: 电路有4个状态: S_0 、 S_1 、 S_2 和 S_3 ,状态图和状态表为



由于有四个状态, 需用两个触发器, 定义: $S_0 \longrightarrow 00$

S_1 –	→01
S_2 –	→10
S_3 –	→11

SX	0	1
S_0	\mathbf{S}_{1}	S_3
S_1	$\mathbf{S_2}$	S_0
S ₀ S ₁ S ₂ S ₃	$egin{array}{c} \mathbf{S_2} \\ \mathbf{S_3} \\ \mathbf{S_0} \end{array}$	$egin{array}{c} \mathbf{S_3} \\ \mathbf{S_0} \\ \mathbf{S_1} \\ \mathbf{S_2} \end{array}$
S_3	S_0	S_2

编码后的真值表

$Q_1^nQ_0^n$ X	0	1
0 0	01	11
0 0 0 1 1 0	01 10	00
10	11	01
11	00	10

数字逻辑电路数学课程



分离状态表,求出状态方程(求驱动方程的第二种方法)

编码后的真值表			
$Q_1^nQ_0^n$ X	0	1	
0 0	01	11	
0 1	10	00	
10	11	01	
11	00	10	

$Q_1^nQ_0^n$	0	1
0 0	0	1
0 1	1	0
11	0	1
10	1	0
	Q_1^{n+1}	

$Q_1^nQ_0^{nX}$	0	1
0 0	1	1
0 1	0	0
11	0	0
10	1	1
•	Q_0^{n+1}	

$$\mathbf{Q}_{1}^{n+1} = \overline{\mathbf{Q}}_{1}^{n} \overline{\mathbf{Q}}_{0}^{n} \mathbf{X} + \overline{\mathbf{Q}}_{1}^{n} \mathbf{Q}_{0}^{n} \overline{\mathbf{X}} + \mathbf{Q}_{1}^{n} \mathbf{Q}_{0}^{n} \mathbf{X} + \mathbf{Q}_{1}^{n} \overline{\mathbf{Q}}_{0}^{n} \overline{\mathbf{X}}$$

$$= (\mathbf{Q}_{0}^{n} \oplus \mathbf{X}) \overline{\mathbf{Q}}_{1}^{n} + \overline{(\mathbf{Q}_{0}^{n} \oplus \mathbf{X})} \mathbf{Q}_{1}^{n}$$

$$= (\mathbf{Q}_{0}^{n} \oplus \mathbf{X}) \oplus \mathbf{Q}_{1}^{n}$$



$$\mathbf{Q}_{1}^{\mathbf{n}+1} = (\mathbf{Q}_{0}^{\mathbf{n}} \oplus \mathbf{X}) \oplus \mathbf{Q}_{1}^{\mathbf{n}}$$


参考T触发器特性方程:

$$Q^{n+1}=T\oplus Q^n$$

可得: J₁=K₁=Q₀ ⊕ X

$$\mathbf{Q}_0^{n+1} = \overline{\mathbf{Q}}_0^n = \mathbf{1} \oplus \mathbf{Q}_0^n$$

可得: J₀=K₀=1





5.6.4 有限状态机的VHDL描述

有限状态机(Finite State Machine,简称FSM)是指输出取决于过去输入部分和当前输入部分的时序逻辑电路。


有限状态机分类:

Moore型有限状态机和Mealy型有限状态机






1. Moore型有限状态机的VHDL描述



Moore型状态机结构框图

【例5.16】 用VHDL语言设计一个如下面的状态图 所示的Moore型有限状态机。





```
library ieee;
use ieee.std_logic_1164.all;
ENTITY moore IS
              PORT(
                                   STD_LOGIC;
              clk,in1,reset
                            : IN
              out1: OUT
                            STD_LOGIC_vector(3 downto 0));
END;
architecture bhy of moore is
 type state_type is (s0,s1,s2,s3); -- 状态说明
 signal current_state,next_state:state_type;
```





```
begin
p0: process (clk,reset)
                               --时钟进程
 begin
  if reset='1' then
   current_state <= s0;
   elsif clk'event and clk='1'then
    current_state<=next_state;
 end if;
end process;
```

```
p1: process(current_state,in1) --组合进程
begin
CASE current state IS
       WHEN s0 = sif in1 = '1'then
              next state<=s1; end if;
       WHEN s1 =>if in1='0'then
              next_state<=s2; end if;
      WHEN s2 =>if in1='1'then
              next_state<=s3; end if;
      WHEN s3 =>if in1='0'then
              next_state<=s0; end if;
END CASE:
end process;
                    Nan Jing University of Science & Technology
```






```
p2:process(current_state) --组合进程
begin
 case current_state is
   when s0 => out1 <= "0000";
   when s1 => out1 <="1001":
   when s2 => out1 <="1100";
   when s3 => out1 <="1111";
 end case;
end process;
end bhv;
```






2. Mealy型有限状态机的VHDL描述



Mealy型有限状态机的结构框图

【例5.17】 用VHDL语言将例5.16设计成一个Mealy型有限状态机,其状态图如下图所示。





```
library ieee;
use ieee.std_logic_1164.all;
ENTITY mealy IS
PORT(clk,in1,reset: IN STD_LOGIC;
     out1: OUT STD_LOGIC_vector(3 downto 0));
END;
architecture bhv of mealy is
 type state_type is (s0,s1,s2,s3);
 signal state:state_type;
```

begin

```
p0: process (clk,reset)
 begin
  if reset='1' then
   state<=s0;
   elsif clk'event and clk='1'then
CASE state IS
 WHEN s0 =>if in1='1'then
                state<=s1;
        end if;
 WHEN s1 = if in1 = '0'then
               state<=s2;
```

end if;

WHEN s2 =>if in1='1'then state<=s3; end if; WHEN s3 =>if in1='0'then state<=s0; end if; **END CASE**; end if; end process p0;

该进程完成状态转换的描述





```
out_p:process(state,in1)
begin
 case state is
  when s0 => if in1='1' then out1 <="1001";
      else
      out1 <="0000";
      end if;
  when s1 => if in1='0' then out1 <="1100";
      else
      out1 <="1001";
      end if;
```

```
when s2=> if in1='1' then out1 <="1111";
     else
     out1 <="1100";
     end if;
when s3 => if in1='0' then out1 <="0000";
     else
     out1 <="1111";
     end if;
  end case;
                          该进程完成由状态和输入决定输出
end process;
                    Nan Jing University of Science & Technology
end bhv;
```