

Instituto Federal de Educação, Ciência e Tecnologia do Ceará Campus de Maracanaú

Curso de Bacharelado em Ciência da Computação

Arquitetura de Computadores

Prof. Otávio Alcântara

Prática de laboratório: pipeline do processador MIPS

Objetivos:


- Ter uma visão geral do pipeline do processador MIPS
- Entender o funcionamento dos estágios do pipeline do MIPS

Ferramentas:

Simulador Logisim Evolution

Descrição

 A meta da aula de hoje é simular o pipeline do MIPs (figura abaixo) usando os componentes do simulador. Use o circuito que você projetou na aula passada. Uma descrição (english only, sorry folks!) dos componentes pode ser encontrada no link: http://www.cs.cornell.edu/courses/cs3410/2017sp/logisim/components.html




2. A Tabela abaixo apresenta as operações realizadas por cada estágio do pipeline.


| Estágio | R-Type | Load | Store | Beq |
|---------|--------------|--------------|--------------|--------------|
| IF | IR ← | IR ← | IR ← | IR ← |
| | IMemory[PC]; | IMemory[PC]; | IMemory[PC]; | IMemory[PC]; |

| | PC ← PC+4 | PC ← PC+4 | PC ← PC+4 | PC ← PC+4 |
|-----|---|---|---|--|
| ID | A← REGISTER[IR[2 5:21]];B← REGISTER[IR[2 0:16]] | A← REGISTER[IR[2 5:21]];B← REGISTER[IR[2 0:16]] | A← REGISTER[IR[2 5:21]];B← REGISTER[IR[2 0:16]] | A← REGISTER[IR[2 5:21]];B← REGISTER[IR[2 0:16]] |
| EX | ALUOutput ← A op B | ALUOuput ← A + SignExtended(I R[15:0]) | ALUOuput ← A + SignExtended(I R[15:0]) | Target← PC+SignExtend ed(IR[15:0])<<2 ; Z← (A-B==0) |
| MEM | nop | Mem-Data ← DMemory[ALU Output] | DMemory[ALU Output] ← B | If(z) PC ← target |
| WB | REGISTER[IR[1 5:11]] ← ALUOutput | REGISTER[IR[2 0:16]] ← Mem-data | nop | nop |

3. Vamos iniciar implementando uma versão simplificada do pipeline que executa apenas instruções do tipo R. Análise o diagrama abaixo e implemente o circuito no Logisim. Simule a execução de cinco instruções do tipo R (sem hazards de dados) e descreva os resultados mostrando os valores dos sinais de controle para execução de cada instrução, bem como o estado de cada estágio do pipeline para cada ciclo de clock.



4. Vamos adicionar a técnica de forwarding no circuito anterior. Análise a figura abaixo e implemente o circuito. Simule a execução de cinco instruções do tipo R (com hazards de dados) e utilize os caminhos de forwarding para eliminar os hazards de dados. O circuito abaixo permite fazer um bypass da saída do estágio EX/MEM e MEM/WB direto para as entradas da ULA.



5. Modifique o circuito anterior para adicionar a memória de dados. Simule e descreva a execução de instruções do tipo Load e Store.