Proyecto 2 — Indicaciones generales y rúbrica

Arquitectura de Computadoras

Diseño e implementación de un procesador RISC-V superescalar Dual-Issue con optimización microarquitectónica.

1. Indicaciones generales

El proyecto se desarrollará en tres entregas progresivas (E1, E2 y EF), seguidas de una presentación final.

Actividad	Fecha límite o sesión	Puntaje
Primera entrega (E1)	Antes de la sesión 13.1	4 pts
Trivia 1	Sesión 13.2	+0.5 pts
Segunda entrega (E2)	Antes de la sesión 14.1	4 pts
Propuesta de optimización	Sesión 14.1	—
Trivia 2	Sesión 14.2	+0.5 pts
Entrega final (EF)	Antes de la sesión 15.1	4 pts
Presentación final	Semana 15; horario asignado	8 pts
TOTAL DEL PROYECTO		20 pts

Distribución: E1 = 3 puntos de implementación y resultados + 1 punto de pregunta individual; E2 = 3 + 1 pregunta individual; EF = 4 puntos; presentación final = 5 puntos de exposición + 1 punto de pregunta grupal + 2 puntos de preguntas individuales.

Bonificaciones y penalizaciones

– Trivia de la sesión 13.2: hasta +0.5 puntos.
– Trivia de la sesión 14.2: hasta +0.5 puntos.
– Entrega tardía: −1 punto.
– Falta a una sesión de evaluación: −0.5 puntos individuales.
– Tardanza a una sesión de evaluación: −0.25 puntos individuales.
– No se otorgarán bonificaciones por entregas adelantadas.

Los puntajes de preguntas individuales se asignarán a cada integrante según su desempeño.

2. Primera entrega — E1 (4 puntos)

Objetivo: implementar un procesador pipelined RV32I funcional y comenzar su adaptación a una arquitectura superescalar Dual-Issue.

2.1. Código y pruebas

Se deberá presentar el código Verilog del procesador pipelined de cinco etapas, con Hazard Unit funcional y mecanismos de forwarding, stalling y flushing. Se incluirán archivos .mem y testbenches para:

– Programa 1 — ISA sin dependencias: verificar instrucciones RV32I soportadas sin dependencias que requieran la Hazard Unit.
– Programa 2 — Forwarding: dependencias resueltas mediante forwarding entre etapas.
– Programa 3 — Stalling: dependencias que requieran detener el pipeline, como Load-Use.
– Programa 4 — Flushing: anulación de instrucciones ante cambios del flujo de control.

Además, se deberá iniciar la arquitectura superescalar: Dual Fetch, Dual Decode, datapath preliminar Dual-Issue e incorporación inicial de los módulos de la segunda vía.

2.2. Informe

– Breve explicación del pipeline de cinco etapas, datapath y unidad de control.
– Cambios de la Hazard Unit y diagrama del datapath Single-Issue.

– Waveforms de los cuatro programas, señales relevantes y resultados intermedios.
– Explicación del forwarding, stalling y flushing observados.
– Cambios de Fetch y Decode, módulos incorporados, datapath Dual-Issue preliminar y evidencia de Dual Fetch/Dual Decode.

2.3. Evaluación

Criterio	Puntos
Pipeline RV32I funcional con Hazard Unit	1.25
Dual Fetch y Dual Decode	0.75
Datapath Dual-Issue preliminar	0.50
Programas, waveforms y resultados	0.50
Pregunta individual	1.00
TOTAL	4.00

En E1 aún no se exige la ejecución simultánea de dos instrucciones.

3. Segunda entrega — E2 (4 puntos)

Objetivo: completar el procesador superescalar Dual-Issue In-Order con dos vías de ejecución y recursos compartidos.

3.1. Código e implementación

– Datapath: dos vías, dos ALU, Register File de cuatro lecturas y dos escrituras, registros de pipeline adaptados, un puerto de memoria de datos y un recurso compartido de resolución de branches.
– Issue Unit: detección de dependencias y conflictos, asignación dinámica de recursos, emisión de una o dos instrucciones, conservación y reagrupamiento de instrucciones pendientes, respetando el orden del programa.
– Hazard Unit: forwarding entre vías y etapas, RAW, stalls, conflictos de memoria, branches, flushing y actualización correcta del PC.

3.2. Programas de prueba

– Dos operaciones ALU independientes emitidas juntas.
– RAW entre candidatas a emisión y forwarding entre vías/etapas.
– Dependencias Load-Use y conflictos del puerto de memoria.
– Branches en primera o segunda posición y flushing de instrucciones jóvenes.
– Dos escrituras en el Register File.
– Reagrupamiento después de emisión parcial, preservación del orden y ausencia de instrucciones perdidas o duplicadas.

3.3. Informe

– Arquitectura, datapath completo, Controller y módulos modificados.
– Issue Unit: condiciones de emisión, asignación de recursos y reagrupamiento.
– Forwarding, hazards, stalls y control de branches.
– Waveforms con señales y resultados intermedios.
– Comparación preliminar de ciclos e IPC frente al Single-Issue.

3.4. Propuesta de optimización — sesión 14.1

Durante la sesión 14.1 cada grupo deberá comunicar al profesor la optimización microarquitectónica que implementará para EF. Indicará nombre, limitación que busca resolver, modificación propuesta, módulos afectados y métrica de evaluación. La propuesta deberá ser aprobada por el profesor. No se aceptarán funcionalidades ya obligatorias en E2 como optimización adicional.

3.5. Evaluación

Criterio	Puntos
Datapath Dual-Issue e Issue Unit	0.75
Forwarding, hazards y stalls	1.00
Memoria, branches y flushing	0.75
Programas, waveforms y resultados	0.50
Pregunta individual	1.00
TOTAL	4.00

Al finalizar E2, el procesador Dual-Issue deberá encontrarse funcional.

4. Entrega final — EF (4 puntos)

Objetivo: implementar una optimización microarquitectónica sobre el procesador Dual-Issue de E2 y evaluar experimentalmente su impacto.

4.1. Código e implementación

La optimización aprobada deberá introducir una modificación adicional, conservar la corrección funcional, integrarse al datapath/control y contar con pruebas específicas.

4.2. Programas de prueba y comparación

Cada grupo deberá desarrollar un programa Assembly propio. El profesor proporcionará un segundo programa Assembly. Ambos deberán ejecutarse sin modificaciones en las tres arquitecturas: (A) Pipeline Single-Issue, (B) Superscalar Dual-Issue y (C) Superscalar Dual-Issue optimizado. Los resultados funcionales deberán ser equivalentes y verificables.

Para cada programa se reportarán instrucciones retiradas, ciclos, IPC, CPI, speedup respecto a Single-Issue y speedup respecto a Dual-Issue. Se incluirán métricas adicionales propias de la optimización cuando corresponda.

IPC = instrucciones retiradas / ciclos; CPI = ciclos / instrucciones retiradas; speedup A→B = ciclos de A / ciclos de B, suponiendo igual periodo de reloj. Si las frecuencias difieren, también se comparará el tiempo real de ejecución.

4.3. Informe

– Fundamento, justificación y limitación que se busca resolver.
– Módulos modificados, código y diagramas actualizados.
– Testbenches y waveforms de la optimización.
– Descripción del programa propio y resultados del programa proporcionado por el profesor.
– Comparación funcional y cuantitativa de las tres arquitecturas; análisis de ciclos, IPC, CPI, speedup, beneficios y limitaciones.

4.4. Archivos de entrega final

– Código Verilog de las tres arquitecturas: Single-Issue, Dual-Issue y Dual-Issue optimizado.
– Archivos .mem, programas Assembly y testbenches.
– Informe final en PDF.
– Presentación final en PDF.

Las tres versiones deberán conservarse ejecutables y verificables para reproducir las comparaciones.

4.5. Evaluación

Criterio	Puntos
Justificación y diseño de la optimización	0.75
Implementación funcional	1.75
Testbenches y validación	0.75
Comparación cuantitativa y análisis	0.75

Criterio	Puntos
TOTAL	4.00

5. Presentación final (8 puntos)

Cada grupo dispondrá de aproximadamente 15 minutos de exposición y 5 minutos de preguntas.

5.1. Arquitectura Pipeline y Dual-Issue

– Pipeline original, datapath Dual-Issue, Controller y módulos modificados.
– Issue Unit, forwarding, hazards, stalls y flushing.
– Demostración de emisión simultánea y reagrupamiento.

5.2. Optimización

– Motivación, fundamento, implementación, cambios de hardware, demostración y limitaciones.

5.3. Programas y comparación

– Programa Assembly propio y programa del profesor.
– Equivalencia funcional de las tres arquitecturas.
– Ciclos, IPC, CPI, speedup, análisis, dificultades y mejoras futuras.

5.4. Evaluación

Criterio	Puntos
Explicación de arquitectura Dual-Issue	1.50
Demostración del funcionamiento y hazards	1.50
Explicación y resultados de la optimización	1.50
Conclusiones y análisis de rendimiento	0.50
Pregunta grupal	1.00
Preguntas individuales	2.00
TOTAL	8.00

Todos los integrantes deberán comprender la arquitectura, el código, las pruebas y los resultados. La evaluación individual es independiente de la grupal.

6. Consideraciones sobre informes y archivos

En cada entrega se presentarán código Verilog, archivos .mem, testbenches e informe PDF. Los informes deberán explicar modificaciones, diagramas y resultados. Las waveforms mostrarán señales relevantes y deberán interpretarse; no bastará incluir capturas sin explicación. Se presentarán resultados intermedios cuando sean necesarios. El código deberá permitir reproducir las pruebas. En EF será obligatorio adjuntar también el PDF de la presentación.