Proyecto 2 | Entrega 1

Pipeline RV32I Single-Issue y comienzo Dual-Issue

Informe técnico preliminar generado a partir del código y de las simulaciones de E1. Los integrantes, curso y fecha de entrega deben completarse antes de presentar.

Versión	Estado verificado
A - Single-Issue	Cinco etapas, forwarding MEM/WB, stall Load-Use y flush de branch/jump. Cuatro programas dirigidos pasan.
B - preliminar E1	Dual Fetch, Dual Decode, dos registros de vía en ID/EX y dos ALU con pares independientes. No es B funcional de E2.

Arquitectura implementada en A

IF	ID	EX	MEM	WB
PC + 4; fetch	Decode; RF; hazard	ALU; branch; forwarding	Memoria de datos	Resultado; escritura RF

Ruta de hazards. La unidad compara fuentes de ID y EX con destinos de EX/MEM/WB. MEM tiene prioridad sobre WB cuando hay dos productores del mismo registro. Un load en EX que alimenta ID retiene PC e IF/ID e inserta una burbuja en ID/EX. Los branches se resuelven en EX; si se toman, el PC se redirige y se anulan las instrucciones jóvenes de IF e ID.


Corrección de efectos. `MemWrite` se propaga a MEM con la dirección y el dato del store. Los bits Valid de cada etapa impiden que una burbuja o una instrucción anulada escriban registro o memoria. El dato de un store también puede llegar por forwarding.

Programas de verificación funcional

Caso	Estímulo y observación decisiva	Resultado
P1 - ISA sin hazards	R/I, lw y sw separados por NOP; verifica valores de x3-x16 y memoria.	PASS; 72 ciclos; 0 stalls
P2 - Forwarding	RAW seguidas, mismo destino y dato reenviado a store.	PASS; 11 ciclos; 6 ciclos con forwarding
P3 - Stalling	lw seguido inmediatamente por add consumidor.	PASS; 9 ciclos; 1 stall
P4 - Flushing	beq tomado y no tomado; jal; stores erróneos a 104.	PASS; 13 ciclos; 2 redirecciones; 0 stores erróneos

P1 - ISA sin dependencias que requieran Hazard Unit


El programa separa productores y consumidores con tres NOP. Se comprueban addi, add, sub, slt, and, or, sll, srl, slti, andi, ori, slli, srli, lw y sw. Los valores finales clave son x3=25, x4=5, x8=1024, x9=512, x10=10, x11=25 y memoria[100]=25.



Últimos ciclos de P1. PC avanza sin retención, las instrucciones válidas llegan a MEM y el store final se activa una sola vez. No se observó Stall_D.


Las mediciones de ciclos de esta página terminan en el store de éxito. Todavía no son la comparación de rendimiento A/B/C exigida para EF.

P2 - Forwarding entre etapas




ForwardAE/BE toman 2 cuando el productor está en MEM y 1 cuando está en WB. La cadena de x4 da 1, luego 3; el consumidor obtiene el valor más reciente. x5 termina en 25 y el store final escribe 25 en dirección 100. No hubo stalls.

P3 - Load-Use y burbuja




Stall_D se activa un ciclo cuando el lw está en EX y el add consumidor en ID. PC se conserva, Valid_E cae para marcar la burbuja y el consumidor recibe el dato desde WB en el siguiente ciclo. Memoria[96] y x2 valen 25; memoria[100] termina en 25.

P4 - Flushing por cambio de control



El beq tomado y el jal provocan dos redirecciones. IF/ID e ID/EX quedan inválidos en cada una; las dos instrucciones sw del camino incorrecto nunca escriben en dirección 104. El beq no tomado conserva el flujo secuencial. El enlace de jal en x3 es 24 y el store final escribe 25 en dirección 100.

Dual Fetch, Dual Decode y datapath preliminar



La vía 0 y la vía 1 obtienen PC 0/4 y después 8/12. En EX, dos operaciones independientes generan 10/15 y 4/5. Un hold invalida EX sin perder ID; luego el redirect fija los PC a 64/68. Esta prueba verifica estructura preliminar, no emisión dinámica ni ejecución superescalar completa.

Módulos y reproducción

Bloque	Archivo / responsabilidad
A	datapath.v, hazardunit.v, riscvsingle.v, controller.v, regfile.v, imem.v, dmem.v
B preliminar	dualissue_prelim.v, regfile_dual.v, dual_prelim_tb.v
Pruebas	tests/gen_programs.py, tests/e1_*.S, tests/e1_*.mem, testbench.v, regfile_dual_tb.v

Ejecutar **./run_e1.ps1** dentro de pipeline/. El script requiere Python e Icarus Verilog, regenera los .mem, compila las pruebas y escribe los VCD en tests/. Las seis verificaciones terminan en PASS o con error explícito; ninguna depende de una captura manual.

Límites y siguiente paso

El ISA cubierto sigue siendo un subconjunto de RV32I. El prototipo de doble vía no incluye Issue Unit, reagrupamiento, forwarding entre vías, arbitraje de memoria/branch ni doble writeback; esas funciones corresponden a E2. El programa legado riscvtest.dat no cumple la condición de éxito del antiguo testbench y se conserva sin usarlo como prueba E1. Antes de presentar este PDF, completar nombres, revisar las capturas con el profesor o equipo e incorporar cualquier instrucción ISA adicional que exija el curso.

Fuentes de requisitos: Proyecto2_Enunciado.pdf (secciones 1-4) y Proyecto2_Indicaciones_Generales_Rubrica.pdf (sección 2). Resultados: simulación Icarus Verilog de run_e1.ps1.