Proyecto corto 3: Máquinas de estado finito en HDL

Dr.Ing. Alfonso Chacón-Rodriguez

1. Introducción

Las máquinas de estado finito (FSM) son el mecanismo con el que todo sistema digital sincrónico toma decisiones: controladores de protocolos, interfaces de usuario, unidades de control de procesadores. Saber especificar una FSM a partir de requisitos, separar el control del camino de datos y codificarla de forma correcta en HDL es una destreza básica para cualquier ingeniero electrónico.

En este proyecto se diseñará el control de una máquina expendedora sencilla sobre la TangNano 9K, reutilizando los subsistemas de teclado y despliegue desarrollados en el proyecto anterior, de modo que el esfuerzo se concentre en el diseño de las FSM y de los generadores de temporizado.

2. Objetivo general

Diseñar e implementar en una FPGA un sistema digital sincrónico controlado por máquinas de estado finito, utilizando lenguajes de descripción de hardware.

3. Objetivos específicos

a. Especificar una FSM a partir de requisitos funcionales, mediante su diagrama de estados y su tabla de transiciones.

b. Distinguir entre salidas tipo Moore y tipo Mealy, y justificar la elección para cada salida del diseño.

c. Codificar FSMs en SystemVerilog.

d. Separar un sistema digital en unidad de control y ruta de datos, identificando las señales de control entre ambas.

e. Implementar operaciones de suma y resta en complemento a la base dentro de una ruta de datos controlada por una FSM.

f. Generar bases de tiempo y temporizadores a partir de un único reloj mediante divisores de frecuencia.

g. Comprender los conceptos de sincronización de datos asincrónicos.

h. Construir un *testbench* que valide la secuencia de estados del diseño ante distintos casos de uso.

i. Coordinar el trabajo en equipo mediante el uso de herramientas de control de versiones.

j. No se permitirá código generado con IA. El código será revisado cuidadosamente. El uso de IA se penalizará con la pérdida total de todos los puntos del proyecto.

4. Diseño

Se solicita el desarrollo de un circuito que simule una máquina expendedora de tres productos. El usuario selecciona un producto y paga con un número de monedas de ₡100 ingresadas desde un dip-switch. Cuando el crédito acumulado cubre el precio, la máquina entrega el producto (indicado por un led respectivo por cada producto) y muestra el vuelto codificado en cuatro dispositivos de 7 segmentos. El circuito deberá construirse según las pautas fundamentales de diseño digital sincrónico y constará de cuatro subsistemas:

a. Subsistema de lectura de producto y monedas.

b. Subsistema de control (FSM principal de la máquina expendedora).

c. Subsistema aritmético de crédito y vuelto.

d. Subsistema de despliegue en cuatro dispositivos de 7 segmentos.

El circuito en la FPGA deberá funcionar a una frecuencia de reloj de 27 MHz.

4.1. Subsistema de lectura del teclado mecánico hexadecimal

Este subsistema serán dos sencillos dip-switches y dos botones pulsadores. El primer dip-switch, llamado PROD_SEL, escoge entre los tres productos (A, B o C), y el segundo, llamado IN_COINS, indica la cantidad de monedas de ₡100 ingresadas. El botón pulsador llamado START, indicará al sistema que se han ingresado las monedas y seleccionado el producto. El botón pulsador llamado RESTART, llevará el sistema a su estado inicial una vez se haya cumplido todo el proceso sin borrar el inventario de productos entregados.

Recuerden verificar la configuración eléctrica de los botones (resistencias de pull-up o pull-down incorporadas) y los niveles de tensión adecuados para los pines de la TangNano antes de conectarlo.

4.2. Subsistema de control

Este subsistema es el núcleo de la evaluación del proyecto. Los estudiantes deberán diseñar la FSM principal de la máquina expendedora a partir de la especificación de esta sección.

Deberán presentar su diagrama de estados, su tabla de transiciones respectiva y las ecuaciones de siguiente estado y de salida. Se usará la codificación de estados One-Hot según lo visto en clase. El código HDL debe mostrar esas ecuaciones en sus respectivos bloques lógicos combinacionales.

Las señales de control que maneja cada bloque de la ruta de datos deben especificarse claramente. Las operaciones de la ruta de datos no se pueden ejecutar dentro de la FSM.

La máquina ofrece los tres productos de la tabla 1.

El comportamiento esperado es el siguiente:

a. Cada producto tiene un inventario de 3 unidades, que se restablece con el reset global del sistema y disminuye con cada entrega. Si se agota un producto, se indicará mediante un LED particular para cada producto que no hay unidades ya disponibles del mismo. Si el usuario selecciona un producto agotado, la máquina regresa al reposo y encenderá un LED que indica que se retornan todas las monedas ingresadas.

Tabla 1: Productos de la máquina expendedora.

Tecla	Producto	Precio
A	Producto A	₡150
B	Producto B	₡275
C	Producto C	₡400

b. Si el crédito alcanza o supera el precio, la máquina "entrega" el producto (mediante un LED de entrega para cada producto). En el siete segmentos se indicará el monto a entregar de vuelto.

c. Al terminar la entrega, se debe apretar el botón RESTART para iniciar el sistema (sin alterar el registro de productos vendidos o inventario).

d. El botón S1 de la TangNano funciona como reset global del sistema. Este botón borra todos los registros de inventario.

4.3. Subsistema aritmético de crédito y vuelto

Este subsistema forma la ruta de datos controlada por la FSM del subsistema de control. Contiene, como mínimo, un registro de precio dependiendo del producto seleccionado, un registro con la disponibilidad de inventario para cada producto y la lógica para calcular el monto ingresado, el monto faltante y el vuelto, siempre de manera sincrónica y bajo las señales de control que genere la FSM (cargar precio, cargar monto ingresado, calcular vuelto, disminuir inventario, etc.).

Se podrá usar de manera inmediata el operador "+" para acumular el crédito, y el operador "-" para calcular vueltos, todo en complemento a 2. Si hay un faltante (precio − monto o crédito ingresado), la máquina debe volver al inicio, devolviendo todas las monedas. La condición "el crédito cubre el precio" deberá obtenerse a partir del signo o de esa resta, y no con un operador de comparación. El ancho de palabra de los registros queda a criterio del grupo, pero deberá justificarse en la bitácora.

4.4. Subsistema de despliegue en display de 7 segmentos

Este subsistema toma los datos en código binario del vuelto a desplegar y los despliega en forma decimal en los cuatro dispositivos de 7 segmentos, con el sistema de refresco diseñado en el proyecto anterior.

Como un apartado extra (25 %), se considerará la opción de que el 7 segmentos despliegue el código del producto seleccionado, el monto ingresado en monedas y el vuelto, según un protocolo de selección que puede escoger el grupo.

Usar el código ya visto en el proyecto anterior para la eliminación a rebote y cualquier transformación a binario o BCD. **Esta directiva es de cumplimiento obligatorio.** Quienes no cumplan con esta directiva recibirán una penalización de un 10 % en su calificación final de todo el proyecto, acumulable con otras penalizaciones.

4.5. Guía de diseño

Los estudiantes deberán generar un diagrama de bloques para cada subsistema, con su funcionalidad descrita y su esquema de interconexión, y presentarlo en las bitácoras. Deberá presentarse un plano completo del sistema, con la ruta de datos identificada de la entrada a la salida y un nombre descriptivo para cada sub-bloque por el que pasa (registros, muxes, decodificadores, sumadores,

etc.). Para cada FSM se presentará su diagrama de estados y las señales de control que maneja en la ruta de datos; no es necesario detallar su implementación interna.

4.5.1. Sobre la codificación del HDL

Se utilizarán SystemVerilog y el conjunto de herramientas abiertas usado en el primer tutorial del curso (ver [4]). Se seguirá el formato visto en clase para el estilo de codificación, cuyo apego formará parte de la evaluación final. Se revisará con especial atención la codificación de las FSM: estados definidos con `typedef enum`, separación entre registro de estado, lógica de siguiente estado y lógica de salida, estado de reset definido y ausencia de latches inferidos.

4.5.2. Sobre la sincronización

Las señales externas deben sincronizarse con el reloj interno de la TangNano; además de registrarlas, se deben eliminar sus potenciales rebotes. Cada subsistema deberá estar adecuadamente registrado a la entrada y a la salida, y el flujo de datos debe indicarse de manera explícita.

Se utilizará como reloj el pin de 27 MHz de la TangNano, y solo podrá usarse un reloj en todo el sistema. Las bases de tiempo más lentas (barrido del teclado, refresco del display y temporizadores de 2 s de la FSM) se generarán con divisores de frecuencia que produzcan pulsos de habilitación.

4.5.3. Sobre la verificación

Para cada subsistema será obligatorio presentar simulaciones a nivel RTL (pre-síntesis) y con información de temporizado (post-síntesis y post-colocación y ruteo), las cuales se presentarán al asistente durante el horario de consulta del curso. Para la FSM principal, el *testbench* deberá cubrir al menos los siguientes casos:

a. Pago exacto: producto A con ₡100 + ₡50; entrega con vuelto de ₡0.

b. Sobrepago: producto A con ₡100 + ₡100; entrega con vuelto de ₡50.

c. Pago insuficiente: producto C con ₡100 + ₡25 y luego cancelar; devuelve ₡125.

d. Producto agotado: después de tres compras del producto A, el sistema debe mostrar que se ha agotado ese producto. Si aún así se selecciona el producto A, la máquina pasa al proceso de devolver todas las monedas y se vuelve al estado inicial (sin borrar la memoria de inventario).

Para que la simulación de los temporizadores sea práctica, se recomienda parametrizar los divisores de frecuencia y usar valores reducidos en el *testbench*.

4.5.4. Sobre la bitácora del diseño

Los estudiantes llevarán una bitácora individual de avance, en la que anotarán de manera manual todas las mediciones, cálculos, diseños y simulaciones a su cargo durante el proyecto. La bitácora puede ser un simple cuaderno con hojas numeradas y fechadas, que será revisado y firmado por el asistente del curso al menos una vez por semana. El profesor o el asistente podrán usarla como base para evaluar el trabajo individual de cada estudiante.

5. Evaluación

La evaluación del proyecto se llevará a cabo según las métricas y el cronograma establecidos en el programa del curso. Además, el profesor evaluará de manera oral la comprensión del diseño, en particular de las FSM, con cada estudiante.

Fecha de entrega: viernes 4 de diciembre de 2026.

Referencias

[1] Pong P. Chu. *FPGA prototyping by SystemVerilog examples. Xilinx MicroBlaze MCS SoC Edition.* Hoboken, NJ, USA: Wiley, 2018. ISBN: 9781119282662.

[2] Andrew House. *Hex Keypad Explanation.* Nov. de 2009. URL: `https://www-ug.eecg.toronto.edu/msl/nios_devices/datasheets/hex_expl.pdf`.

[3] David Medina. *Video tutorial para principiantes. Flujo abierto para TangNano 9k.* Jul. de 2024. URL: `https://www.youtube.com/watch?v=AKO-SaOM7BA`.

[4] David Medina. *Wiki tutorial sobre el uso de la TangNano 9k y el flujo abierto de herramientas.* Mayo de 2024. URL: `https://github.com/DJosueMM/open_source_fpga_environment/wiki`.

[5] William James Dally y R. Curtis Harting. *Digital Design: A Systems Approach.* Cambridge University Press, 2012. ISBN: 978-0521199506.

[6] Repositorio del curso. *Ejemplo lcd_spi para la TangNano 9K.* URL: `https://github.com/JEFF16052005/open_source_fpga_environment/tree/main/ejemplos/lcd_spi/src`.