

Digitaltechnik

Kapitel 8, VHDL-Vertiefung

Prof. Dr.-Ing. M. Winzker

Nutzung nur für Studierende der Hochschule Bonn-Rhein-Sieg gestattet. (Stand: 21.03.2022)

8.1 Kurzwiederholung VHDL und Top-Down Entwurf

- Der Entwurf von digitalen Systemen erfolgt üblicherweise nach dem Top-Down Prinzip
 - Ausgehend von der Spezifikation wird das Gesamtsystem in Teilschaltungen aufgeteilt
 - Bezeichnung auch: Untermodul
 - Die Untermodule werden wiederum in weitere Untermodule aufgeteilt
 - Die Untermodule werden dann einzeln entworfen und Bottom-Up bis zur Gesamtschaltung zusammengesetzt

Beispiel: Display-Controller als Steuereinheit eines Daten- und Video-Projektors ("Beamer")

- Signalverarbeitung
 - Skalierung der Eingangsbilder
 - Deinterlacing für Video-Signale
 - Freeze: Einfrieren des Bildes
- Steuerung des gesamten Geräts
 - Reaktion auf Tastendrücke, IR-Fernbedienung, ...


(image: http://www.liesegang.de)



Top-Down Entwurf: Display-Controller für Beamer


Aufteilung in zwei Untermodule

- CPU-System für Steuerung: Flexibel programmierbar, geringe Rechenleistung
- Signalverarbeitung: Vorgegebene Algorithmen, hohe Rechenleistung
 - Weitere Struktur der Signalverarbeitung
 - Filter am Eingang und/oder Ausgang für Skalierung, Deinterlacing
 - Bildspeicher für Einfrieren des Bildes
 - Bildspeicher benötigt 2 Bilder (Wechselpuffer), 1280x1024 Pixel, 3 Farben, 8 Bit pro Farbe
 - Externer Bildspeicher: DRAM




Top-Down Entwurf: Signalverarbeitung (II)

- Weitere Konkretisierung der Teilschaltungen
- Entwurf der Untermodule, z.B. Skalierung als Filter



Top-Down Entwurf: Horizontal Downscaling

- Extrem große Bilder sollen vor der Speicherung um dem Faktor zwei herunterskaliert werden
 - Besser das Bild wird mit schlechter Qualität angezeigt, als gar nicht
- Horizontal: Mittelwert aus zwei benachbarten Bildpunkten
- Vertikal: Jede zweite Zeile wird ausgelassen
 - Speicher für Bildzeilen wird gespart
- Automat ("state machine") lässt "data enable" für jedes zweite Pixel und jede zweite Zeile aus



VHDL-Beschreibung: Downscale

- Ein Modul wird in VHDL in zwei Teilen beschrieben
 - Entity: Die äußere Schnittstelle eines Moduls, also Eingangssignale und Ausgangssignale
 - Architecture: Die Funktion eines Moduls

Architecture: Definition der internen Signale

Signaltypen

- std_logic: Digitale Signal (einzelne "Leitung" oder "Bit")
 - 9 Werte: ,0' und ,1', sowie hochohmig (,Z'), unbekannt (,X'), ...
- std_logic_vector: Bus aus mehreren std_logic (siehe entity)
- integer: Gut für Arithmetik geeignet
 - Soll hier im Praktikum verwendet werden.
 - Durch Angabe des Wertebereichs wird Wortbreite bei Synthese bestimmt
 - ➤ In der Simulation wird eine Bereichsüberschreitung gemeldet
 - ➤ In der Schaltung bleibt Bereichsüberschreitung unentdeckt 🍑

Architecture: Umwandlung der Datentypen

- Das Interface der Schaltung ist std_logic und std_logic_vector
- Die Arithmetik erfolgt in integer
 - Umwandlung am Beginn und Ende der Architecture
- Paket für Arithmetik: "use IEEE.NUMERIC_STD.ALL;"
- Umwandlung in zwei Schritten, um zu definieren, dass std_logic_vector kein Vorzeichen enthält (Dualzahl)

```
Hier zur Verdeutlichung:

integer range 0 to 255

std_logic_vector(7 downto 0)
```

```
architecture behave of downscale is
[...]
begin
r <= to integer(unsigned(r in));</pre>
g <= to integer(unsigned(g in));</pre>
b <= to integer(unsigned(b in));</pre>
[Arithmetik mit integer]
r out <= std logic vector(to unsigned(r 2,8));</pre>
g_out <= std logic vector(to unsigned(g_2,8));</pre>
b_out <= std_logic_vector(to_unsigned(b_2,8));</pre>
end behave;
```

Architecture: Arithmetik


- Mit den Integer-Werten können die Rechenoperationen durchgeführt werden
 - Addition und Subtraktion: Standardoperationen
 - Multiplikation: Möglich aber aufwändig
 - Division: Möglich aber sehr aufwändig
 - Synthese der Division nicht bei allen Synthese-Programmen
- Besonderheit: Multiplikation und Division mit festen Werten
 - Multiplikation und Division mit Zweierpotenzen (2, 4, 8, 16, ...) sehr einfach
 - Entspricht Verschieben des Vektors
 - Multiplikation mit festem Wert durch Addition möglich

$$5*A = 4*A + A$$

Downscaler


Mittelwert aus zwei Werten berechnen

(Beschreibung der FFs folgt)



Architecture: Prozess

- Synchrone Verarbeitung (mit Flip-Flops) wird in getaktetem Prozess beschrieben
- Jede Signalzuweisung erzeugt ein oder mehrere Flip-Flops
- - Datenübernahme erst zum Ende des Prozesses
 - Bis dahin hat ein Signal noch den vorherigen Wert
 - Siehe: "r" und "r_1"
- Erforderlich für Parallelverarbeitung der Prozesse



```
architecture behave of downscale is
[...]
begin
process
begin
  wait until rising edge(clk);
  -- delay FFs
  r 1 <= r;
  q 1 <= q;
  b 1 \le b;
  -- arithmetic
  r 2 \ll (r + r 1)/2;
  g 2 \le (g + g 1)/2;
  b 2 \le (b + b 1)/2;
end process;
end behave;
```

Architecture: Steuersignale

- Steuersignale können verknüpft werden durch
 - if-Abfrage
 - case-Statement

Downscaler


- Verwendung für "state machine"
- Data Enable wird für Zeile und Spalte abwechselnd geschaltet
- Berechnung durch zwei Signale "de_line" und "de_pixel"
 - de_pixel wird invertiert, wenn de aktiv ist
 - de_line wird invertiert, am Beginn jeder
 Zeile (de ist ,1' und war im letzten Takt ,0')
- Reset aller Signale bei Start

```
process
begin
  wait until rising edge(clk);
[...]
    -- state machine
    if (reset = '1') then
      de a <= '0';
      de line <= '0';
      de pixel <= '0';
      de out <= '0';
    else
      de q <= de in;
      if (de in = '1') then
        de pixel <= not de pixel;</pre>
      end if;
      if ( (de in = '1') and
            (de q = '0') ) then
        de line <= not de line;</pre>
      end if:
      de out <= de pixel and de line;
    end if; -- reset
[ ... ]
```

Downscaler


- Simulation zeigt Verhalten des Downscaler
- Simulation von 8 Zeilen mit jeweils 16 Bildpunkten
 - Dateien für Modul und Testbench auf LEA, Ordner "Zusatzmaterial"

Screenshot des Simulationsfensters



Downscaler (II)

- Zoom in Simulation der ersten Zeile
 - Werte für R, G, B werden in Testbench vorgegeben
 - Bei Inaktivität setzt Testbench Datenwerte auf 0
- Erste Datenwerte für RGB sind 10, 11, 12 dann 210 (jeweils Dezimalzahlen)
 - Zunächst ungültige Ausgabe von 5 bzw. 6 durch Mittelung mit 0
 - Dann korrekte Ausgabe von 110 bzw. 111
 - Data Enable ist bei korrektem Wert auf ,1', d.h. Timing stimmt




Bottom-Up-Entwurf

- Synthese des Untermoduls
 - Syntaxcheck und Flächenabschätzung
 - Downscale benötigt 52 FFs und 31 LUTs
 - Überprüfung der Laufzeit möglich
 - Hier unkritisch, da wenig Logik zwischen Flip-Flops
 - Delay unter 2 ns (kann sich erhöhen, falls weitere Logik auf FPGA)
 - Keine Implementierung auf realem FPGA
 - Keine Pinzuweisung erforderlich
- Die Untermodule werden Bottom-Up bis zur Gesamtschaltung zusammengesetzt
 - Aufruf als Modul in VHDL

Bottom-Up-Entwurf (II)

Beispiel Display-Controller

- Zweifacher Aufruf
 - Mux-Ausgang A nach Buffer 1
 - Mux-Ausgang B nach Buffer 2



M. Winzker, et.al, "Integrated Display Architecture for Ultra-Portable Multimedia Projectors," SID International Symposium, 2000.

```
I DOWN A: entity work.downscale
               clk
 port map (
                        => clk a,
               reset
                       => reset,
               de in
                        => de mux a,
               r in
                        => r mux a,
                g in
                       => g mux a,
               b in
                       => b mux a,
               de out
                       => de buffer 1,
                       => r buffer 1,
               r out
                       => g buffer 1,
               g out
                       => b buffer 1);
               b out
I DOWN B: entity work.downscale
 port map (
               clk
                        => clk b,
               reset
                       => reset,
               de in
                        => de mux b,
               r in
                        => r mux b,
                g in
                        => g mux b,
               b in
                        => b mux b,
               de out
                       => de buffer 2,
                       => r buffer 2,
               r out
                       => g buffer 2,
               g out
                        => b buffer 2);
               b out
[...]
```

Erweiterung Downscaler

 Eigentlich fehlt noch ein Steuereingang "active", mit dem die Downscalierung ein/ausgeschaltet werden kann

Übungsaufgabe

- Erweitern Sie das Modul, so dass bei
 - active=,1' die oben gezeigte Downskalierung erfolgt
 - active=,0' das Bildsignal unverändert weitergegeben wird
- Das Bildsignal darf bei active=,0' verzögert sein, aber die Zuordnung von Bildpunkten und "de_out" muss natürlich passen
- Der Ausgang des Modul sollte weiterhin aus einem getakteten Prozess erfolgen
- Gehen Sie davon aus, dass sich das Steuersignal "active" nur in der vertikalen Austastlücke zwischen zwei Bildern ändert
- Verifizieren Sie das Verhalten für beide Werte von active
 - Erweitern Sie die Testbench so, dass nacheinander beide Fälle simuliert werden

8.2 Weitere Sprachelemente von VHDL

VHDL bietet drei Möglichkeiten zur Darstellung von Werten:

```
    Signal signal a : std_logic;
    Variable variable b : std_logic;
    Konstante constant c : std_logic := '0';
```

- Für jede dieser Darstellungsarten können verschiedenen Datentypen gewählt werden, wie std_logic, std_logic_vector, integer, ...
- Eine Variable ist ähnlich einem Signal, unterscheidet sich jedoch in folgenden Eigenschaften:
 - Eine Variable ist nur innerhalb von Prozessen gültig
 - Eine Variable übernimmt einen zugewiesenen Wert sofort
 - Ein Signal wird erst am Ende einer Prozessschleife aktualisiert
 - Eine Variable kann wie ein Zwischenspeicher aufgefasst werden
- Zur Unterscheidung erfolgt die Wertzuweisung an Variable mit dem Symbol ":="

Variable

Beispiel:

Addition mit Überlaufbegrenzung

- Bei der Verwendung von Signalen waren zwei Prozesse erforderlich (Auch die nebenläufige Signalzuweisung ist ein Prozess)
- Die Variable kann sofort nach der Signalzuweisung ausgewertet werden
- Durch die Benutzung von Variablen werden insbesondere komplexe Abläufe übersichtlicher

Deklaration der Variablen

```
process(a i, b i)
   variable sum 9 i : integer range 0 to 511;
begin
                                       Wertzuweisung
   sum 9 i := a i + b i;
   if (sum 9 i < 256) then
                                       mit ":="
      overflow <= '0';</pre>
                <= std logic vector(
      sum
                   to unsigned(sum 9 i,8));
    else
      overflow <= '1';</pre>
                <= std logic vector(
      sum
                   to unsigned(255,8));
    end if;
  end process;
```

Vergleich von Variable und Signal

- Oft können sowohl Signale als auch Variablen verwendet werden
- Allerdings müssen die Eigenschaften der Signaldarstellungen beachtet werden
- Ähnlicher Code kann zu anderem Verhalten führen

Signal: Wertzuweisung wird am Ende der Prozessschleife gültig

clk _____

data_sig $0\1\2\3\0\1\2\3\0$

Variable: Wertzuweisung wird sofort gültig

clk _____

Bedeutung von Variablen

- Variablen werden für reale VHDL-Beschreibungen häufig verwendet
- Durch Variablen kann innerhalb von Prozessen ein sequentielles Verhalten erzielt werden
 - Dies ähnelt gebräuchlichen Programmiersprachen, z.B. ,C'
 - Beispiel: Addition mit Überlaufbegrenzung (siehe oben)
 - Zunächst Addition
 - Danach Abfrage auf Überlauf
- Bei einfachen Beispielen werden die Vorteile von Variablen nicht unbedingt deutlich
 - Schauen Sie sich, wenn Sie intensiv mit VHDL arbeiten, die Möglichkeiten von Variablen erneut an



Aufgabe 8-1-a

Betrachten Sie den unten stehenden VHDL-Code. Wie verhält sich das Signal "count"?

```
signal count : integer range 99 downto 0;
...
process
begin
    wait until rising_edge(clk);
    if count = 7 then
        count <= 0;
else
        count <= count + 1;
    end if;
end process;</pre>
Count 4
```

Aufgabe 8-1-b

Betrachten Sie den unten stehenden VHDL-Code. Wie verhält sich die **Variable** "count"? Vergleichen Sie das Ergebnis mit Aufgabe 8-1-a.

```
process
  variable count : integer range 99 downto 0;
begin
  wait until rising_edge(clk);
  if count = 7 then
      count := 0;
  else
      count := count + 1;
  end if;
...
end process;

count := count / 1;
count 4
```

Aufgabe 8-2-a

Betrachten Sie den unten stehenden VHDL-Code. Wie verhält sich das Signal "count"?

Aufgabe 8-2-b

Betrachten Sie den unten stehenden VHDL-Code. Wie verhält sich die **Variable** "count"? Vergleichen Sie das Ergebnis mit Aufgabe 8-2-a.

Aufgabe 8-3-a

Betrachten Sie den unten stehenden VHDL-Code. Wie verhält sich das Signal "count"?

```
signal count : integer range 99 downto 0;
process
begin
  wait until rising edge(clk);
  if set = '1' then
    count \leq 0;
  end if;
  count <= count + 1;</pre>
                                         set
end process;
                                      count 4
```

Aufgabe 8-3-b

Betrachten Sie den unten stehenden VHDL-Code. Wie verhält sich die **Variable** "count"? Vergleichen Sie das Ergebnis mit Aufgabe 8-3-a.

Aufgabe 8-4

Betrachten Sie den unten stehenden VHDL-Code. Wie verhalten sich die Signale?

```
signal a, a new, a old, pulse: std logic;
process
begin
  wait until rising edge(clk);
  a new <= a;
  a old <= a new;</pre>
                                                a
  if ((a old='0') and
      (a new='1')) then
                                        a_new
    pulse <= '1';</pre>
  else
                                          a old
    pulse <= '0';
end if;
                                          pulse
end process;
```

Function und Procedure

- Die Strukturierung eine Schaltung kann über Untermodule erfolgen
- Zusätzlich gibt es die beiden Möglichkeiten
 - Function: Aufruf mit mehreren Parametern, ein Rückgabewert
 - Procedure: Mehrere Rückgabewert möglich, Parameter sind "in" oder "out"
- Die Definition erfolgt "lokal" in einer Architecture oder "global" in einem Package
 - Package sinnvoll, wenn mehrfach in einem Projekt benötigt

Beispiel aus Praktikum "Lane Detection": lane_g_matrix.vhd

- RGB Daten als 24 Bit std_logic_vector
- Berechnung der Luminanz Y, integer 12 Bit

```
Y = 0.299 · R + 0.587 · G + 0.114 · B

0.299 \cdot 16 = 4.78 \approx 5

0.587 \cdot 16 = 9.39 \approx 9

0.114 \cdot 16 = 1.82 \approx 2

Y = 5 · R + 9 · G + 2 · B
```

8.3 Verwendung spezieller Funktionsblöcke

- Aktuelle FPGAs enthalten spezielle Funktionsblöcke, die für die Schaltungsentwicklung genutzt werden können, z.B.:
 - Speicher
 - Multiplizierer
 - Taktaufbereitung
- Informationen zu diesen Funktionsblöcken finden sich in den Datenblättern und "Application Notes" der Hersteller

Die Funktionsblöcke können eingebunden werden:

- Durch "Inferring", d.h. das CAD-Tool erkennt aus der VHDL-Beschreibung, dass ein Funktionsblock sinnvoll ist
 - Beispiel Multiplizierer:
 c <= a * b;</pre>
 - Vorteil: Der Code ist portabel (zu anderen FPGAs und zu ASICs)
- Durch Aufruf eines speziellen Untermoduls
 - Für Funktionsblöcke, die in VHDL schwierig zu beschreiben sind, z.B. Taktverdopplung
 - Vorteil: Die gewünschte Schaltung kann genau spezifiziert werden

RAM-"Inferring"


- RAM mit 256 Worten zu 16 bit
- Datentyp "array" wird zu RAM synthetisiert

Hinweise:

- Zum Zugriff auf das Array wird die Adresse nach Integer konvertiert
- Es ist nicht garantiert, dass jedes Synthese-Programm den Code gleich umsetzt
 - Z.B. Umsetzung mit FFs und Gattern
- Aber die Funktion der Schaltung sollte stets gleich sein
- Altera-Dokument: "Recommended HDL Coding Styles"

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
entity ram 256x16 is
port( clk : in std logic;
       data in : in std logic vector(15 downto 0);
                : in std logic vector( 7 downto 0);
       write en : in std logic;
       data out : out std logic vector(15 downto 0));
end ram 256x16;
architecture behave of ram 256x16 is
  type ram array is array (0 to 255) of
        std logic vector (15 downto 0);
  signal ram : ram array;
begin
process
    variable addr integer : integer range 255 to 0;
begin
    wait until rising edge(clk);
        addr integer := to integer(addr);
        if (write en = '1') then
            ram(addr integer) <= data in;</pre>
        end if;
        data out <= ram(addr integer);</pre>
end process;
end behave;
```

Beispiel: Intel/Altera MegaWizard



(Screenshot: Intel/Altera MegaWizard)

Spezielle Funktionsblöcke im Praktikum

 $G = \sqrt{G_x^2 + G_y^2}$

- Speicher in lane_linemem.vhd
 - RAM-Inferring, ähnlich wie zwei Folien zuvor
 - Kein Adresseingang, sondern zyklischer Speicher mit 1280 Speicherplätzen
 - Bezeichnung: FIFO-Speicher, First-In-First-Out
- Multiplizierer zum Quadrieren in lane_g_matrix.vhd
 - Inferring: data_out <= sum*sum;</pre>
- ROM in lane_sobel.vhd
 - Quadratwurzel für Sobel-Filter
 - Aufruf des speziellen Untermoduls lane_g_root_IP.vhd
 - IP-Modul "altsyncram" des Intel/Altera Megawizard
 - IP = Intellectual Property
 - Modul für Cyclone IV und V geeignet
 - Prinzipiell wären verschiedene Module für verschiedene FPGAs erforderlich
 - ROM-Inhalt spezifiziert durch lane_g_root.mif

Spezielle Funktionsblöcke im Praktikum (II)

Berechnung des ROM-Inhalts

- Zusammenfassung von drei Operationen
 - Wurzel
 - Begrenzung auf 8 bit
 - Invertierung (damit Kanten dunkel auf hellem Grund erscheinen)
- Berechnung in Tabellenkalkulation
 - Wortbreite des C-Programms muss nachgebildet werden
 - Wurzel SQRT
 - Abrunden ROUNDDOWN
 - Invertierung: 255 X
 - Begrenzung: MAX
- Header mit Konfiguration des ROM

C7 = MAX(0;255-ROUNDDOWN(SQRT(A7*32)/2;0))						
	Α	В	С	D	E	F
1	DEPTH = 819	92;		The size	of memory i	n words
2	WIDTH = 8;			The size	of data in	bits
3	ADDRESS_RAI	DIX = DEC;		The radix	for addres	s values
4	DATA_RADIX	= DEC;		The radix	for data v	alues
5	CONTENT			start of	(address :	data pairs)
6	BEGIN					
7	0	:	255	;		
8	1	:	253	;		
9	2	:	251	;		
10	3	:	251	;		