

Eunsu Kim, Gayoung Kang

School of Electronic and Electrical Engineering, Hongik University, South Korea

1. Introduction

- 기존의 LEGv8 ARM 프로세서의 곱셈기를 사용할 때, 곱셈 명령어 처리 시간이 길다는 문제
- 이를 개선하기 위해 5단계 파이프라인(ID, IF, EX, MEM, WB) 중 Execution 단계를 2단계로 파이프라인화를 하였지만, 이는 명령어 처리 속도를 크게 증가시키고 Execution 단계에서 해저드가 발생할 경우 데이터 스톱(data stall)이 필요
- 이러한 문제를 해결하고자 근사 곱셈기를 활용하는 방법을 제안

2. Proposed approximate multiplier




그림 1. (a) Conventional full adder
(b) Carry-out selectable full adder
(c) Carry-in configurable full adder

그림 2. 기본 SARA architecture




그림 3. 32x32-bit GASU 구조

그림 4. Dot diagram of 8x8-bit Dadda multiplier

- 그림 1, 2에 있는 SARA 근사 덧셈기를 Dadda 곱셈기에 적용하여 GASU(Geometric Approximation Speed Unit) 근사곱셈기를 설계함
- GASU 곱셈기는 Dadda 곱셈기의 효율적인 부분 곱 생성과 SARA의 빠른 덧셈 기능을 활용하여 곱셈 속도를 향상함
- GASU 곱셈기에 대한 계층구조는 그림 3과 같음
- 32x32비트의 GASU의 핵심 구성 요소인 32비트 SARA 덧셈기는 4비트 SARA 덧셈기로 구성되며, Dadda 곱셈기의 dot diagram은 그림4와 같음

3. Image Processing




그림 5. Image blending verilog code image




그림 6. (a) Airplane image
(b) Lena image





그림 7. (a) Wallace_RCA 활용 blended image (PSNR : 24dB)
(b) Proposed GASU 활용 blended image (PSNR : 53dB)

- GASU 곱셈기의 정확도를 측정하기 위해서, 곱셈기를 통해 2개의 이미지를 블렌딩하여 블렌딩된 이미지의 PSNR값을 측정함
- 그림 7은 각각의 곱셈기로 블렌딩된 이미지

4. Execution stage Datapath




그림 8. Speedmul datapath in ID stage




그림 9. Order of pipelined LEGv8




그림 10. Execution stage Datapath

- Control unit에서 Speedmul (고속 곱셈 모드 명령어)가 나올 경우, 고속 곱셈을 수행함
- Main 곱셈기 사용시 Execution stage가 2개로 파이프라인 되어 있어 6단계 파이프라인을 진행함
- Sub 곱셈기 사용시 파이프라인 필요 없으므로 5단계 파이프라인 진행함

5. Results

	Power	Delay	Area	PSNR
Wallace_RCA	3.3mW	1.72ns	4193um2	Inf
Dadda_CLA	3.2mW	1.61ns	3981um2	Inf
Wallace_SARA	3.7mW	1.33ns	4650um2	24dB
GASU (proposed)	3.9mW	1.46ns	4919um2	53dB

표 1. 32x32 곱셈기(RCA, CLA, SARA 덧셈기들을 적용) 합성 결과 성능 지표

	Delay
Ex stage with GASU	4.88ns
Ex stage with Wallace_RCA	6.71ns

표 2. Ex stage delay with, without GASU

	Final LEGv8 ARM processor
Timing (Worst delay)	critical stage : 4.88ns
Final Clock frequency (period)	200MHz (5ns)

표 3. Final clock frequency
(DC compiler - 45nm Nangate Opencell Library)

- 지연 시간 측면에서 RCA를 적용한 Wallace 곱셈기 대비 15.1% 감소
- 또한, 정확도(PSNR) 측면에서 Wallace 곱셈기를 적용한 SARA 구조 대비 120.8%로 향상
- 메인 곱셈기 : 2 cycles
- 근사 곱셈기 : 1 cycle





그림 11. (a) Sub MUL 없는 경우 (b) Sub MUL 있는 경우

- 그림 11에서 볼 수 있듯이 5ns의 clock 주기 기준으로, Sub MUL없이, Main MUL만을 활용해서 곱셈을 했을 때에는, Hazard가 발생할 때마다, 1 cycle data stall
- 반면, Sub MUL을 활용했을 때, 1 cycle 이내에 곱셈을 처리하여, data stall없이 모든 명령어가 각 단계에서 진행됨을 확인함

6. References

- https://github.com/PrashanthHC16/Approximate-Multiplier/blob/main/Image%20Processing/ImgProc_real.v
- Liu, W., Xu, J., Wang, D., Wang, C., Montuschi, P., & Lombardi, F. (2018). Design and evaluation of approximate logarithmic multipliers for low power error-tolerant applications. IEEE Transactions on Circuits and Systems I: Regular Papers, 65(9), 2856-2868.
- Xu, W., Sapatnekar, S. S., & Hu, J. (2018). A simple yet efficient accuracy-configurable adder design. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 26(6), 1112-1125

7. Acknowledgement

이 논문은 2024년도 정부 부처협업형 인재양성 (반도체전공트랙사업)의 지원을 받아 수행된 연구임

8. Summary

- 6 pipelined Legv8 ARM processor with optimized Execution stage design
- Approximate multiplier (GASU) applied to Execution stage for error-tolerant applications
- Image processing in High speed mode multiplication
- Synthesis of CPU using Design Compiler 45nm Nangate Opencell Library