

Πανεπιστήμιο Δυτικής Αττικής
Σχολή Μηχανικών
Τμήμα Μηχανικών Πληροφορικής και Υπολογιστών

Εργαστήριο Σχεδίασης Ψηφιακών Συστημάτων

Εργαστηριακή Άσκηση 9: Σχεδιασμός ακολουθιακών κυκλωμάτων και Register files

Για την άσκηση αυτή θα ανεβάσετε στο eclass, για κάθε ερώτημα:

1. Τον κώδικα του κυκλώματος
2. Τον κώδικα του testbench
3. Screenshot από το τρέξιμο της μονάδας (waveform)

1. Σχεδιάστε ένα απλό καταχωρητή των 4 bit. Ο καταχωρητής θα αποτελείται από flip flop τύπου D και θα έχει την ακόλουθη διεπαφή και δομή

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY reg8 IS PORT (
  D:                IN  STD_LOGIC_VECTOR(3 DOWNTO 0) ;
  Resetn, Clock: IN STD_LOGIC;
  Q:                OUT STD_LOGIC_VECTOR(3 DOWNTO 0) );
END reg8;

ARCHITECTURE behavioral OF reg8 IS
BEGIN
  PROCESS (Resetn, Clock)
  BEGIN
    IF Resetn = '0' THEN
      Q <= "0000" ;
    ELSIF rising_edge(Clock) THEN
      Q <= D;
    END IF;
  END PROCESS;
END behavioral;
```

2. Δοκιμάστε την ανωτέρω μονάδα βάζοντας ως εισόδους τις ακόλουθες και παρατηρώντας τις εξόδους.

In	Out
0010	
1110	
1010	

3. Ο ακόλουθος κώδικας VHDL δημιουργεί ένα register file 4 καταχωρητών, καθένας από τους οποίους αποτελείται από 4 bit.

```

library ieee;
use ieee.std_logic_1164.all;
USE ieee.std_logic_unsigned.all;
USE ieee.numeric_std.ALL;
entity regfile is
    generic ( dw      : natural := 4;
              size     : natural := 4;
              adrw     : natural := 2);
    port ( A      : in  std_logic_vector(dw-1 downto 0);
          Addr    : in  std_logic_vector(adrw-1 downto 0);
          we      : in  std_logic;
          clk     : in  std_logic;
          C       : out std_logic_vector(dw-1 downto 0));
end regfile;

architecture behavioral of regfile is

type regArray is array(0 to size-1) of std_logic_vector(dw-1 downto 0);
signal regfile : regArray;

begin
    process(clk)
    begin
        if (clk'event and clk='0') then
            if we='1' then
                regfile(to_integer(unsigned(Addr))) <= A;
            end if;
        end if;
        C <= regfile(to_integer(unsigned(Addr)));
    end process;
end architecture;

```

Δοκιμάστε τη λειτουργία του ως εξής:

Εγγραφή του καταχωρητή στη διεύθυνση 00: 0101

Εγγραφή του καταχωρητή στη διεύθυνση 01: 1101

Εγγραφή του καταχωρητή στη διεύθυνση 10: 0010

Εγγραφή του καταχωρητή στη διεύθυνση 11: 1001

Ανάγνωση του καταχωρητή στη διεύθυνση 01

Ανάγνωση του καταχωρητή στη διεύθυνση 11

4. Επεκτείνετε το register file της προηγούμενης άσκησης προσθέτοντας δύο επιπλέον θύρες, μία ανάγνωσης και μία εγγραφής, καθώς και μία επιπλέον είσοδο δεδομένων. Ο νέος ορισμός του entity θα είναι ο ακόλουθος:

```

library ieee;
use ieee.std_logic_1164.all;
USE ieee.std_logic_unsigned.all;
USE ieee.numeric_std.ALL;
entity regfile is

```

```
generic ( dw      : natural := 4;
          size     : natural := 4;
          adrw     : natural := 2);

port ( A      : in  std_logic_vector(dw-1 downto 0);
      rAddr1 : in  std_logic_vector(adrw-1 downto 0);
      rAddr2 : in  std_logic_vector(adrw-1 downto 0);
      wAddr  : in  std_logic_vector(adrw-1 downto 0);
      we     : in  std_logic;
      clk    : in  std_logic;
      reset  : in  std_logic;
      B      : out std_logic_vector(dw-1 downto 0);
      C      : out std_logic_vector(dw-1 downto 0));

end regfile;
```

Δοκιμάστε τη λειτουργία του κυκλώματος ως εξής:

1. Εγγραφή του περιεχομένου 0101 στη διεύθυνση 00
2. Εγγραφή του περιεχομένου 1010 στη διεύθυνση 01
3. Εγγραφή του περιεχομένου 0000 στη διεύθυνση 10
4. Εγγραφή του περιεχομένου 1111 στη διεύθυνση 11
5. Ανάγνωση των διευθύνσεων 00 και 10
6. Ανάγνωση των διευθύνσεων 01 και 11