

ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ



ΠΑΝΕΠΙΣΤΗΜΙΟ
ΔΥΤΙΚΗΣ ΑΤΤΙΚΗΣ
UNIVERSITY OF WEST ATTICA

ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ
ΥΠΟΛΟΓΙΣΤΩΝ

ΕΡΓΑΣΙΑ 4 ΣΧΕΔΙΑΣΜΟΣ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ ΚΑΙ REGISTER FILES

ΣΤΟΙΧΕΙΑ ΦΟΙΤΗΤΗ

ΟΝΟΜΑΤΕΠΩΝΥΜΟ : ΑΘΑΝΑΣΙΟΥ ΒΑΣΙΛΕΙΟΣ ΕΥΑΓΓΕΛΟΣ
ΑΡΙΘΜΟΣ ΜΗΤΡΩΟΥ : 19390005
ΕΞΑΜΗΝΟ ΦΟΙΤΗΤΗ : 8^ο
ΚΑΤΑΣΤΑΣΗ ΦΟΙΤΗΤΗ : ΠΡΟΠΤΥΧΙΑΚΟ
ΠΡΟΓΡΑΜΜΑ ΣΠΟΥΔΩΝ : ΠΑΔΑ
ΤΜΗΜΑ ΕΡΓΑΣΤΗΡΙΟΥ : ΤΜΗΜΑ 1 ΤΕΤΑΡΤΗ 17:00 – 19:00
ΥΠΕΥΘΥΝΟΣ ΕΡΓΑΣΤΗΡΙΟΥ : ΜΗΛΙΔΩΝΗΣ ΑΘΑΝΑΣΙΟΣ
ΗΜΕΡΟΜΗΝΙΑ ΠΑΡΑΔΟΣΗΣ : 30/5/2023

ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

ΦΩΤΟΓΡΑΦΙΑ ΦΟΙΤΗΤΗ :



ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

1. Σχεδιάστε ένα απλό καταχωρητή των 4 bit. Ο καταχωρητής θα αποτελείται από flip flop τύπου D και θα έχει την ακόλουθη διεπαφή και δομή

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY reg8 IS
    PORT (
        D                : IN std_logic_vector(3 DOWNTO 0);
        Resetn, Clock    : IN std_logic;
        Q                : OUT std_logic_vector(3 DOWNTO 0));
END reg8;

ARCHITECTURE behavioral OF reg8 IS
BEGIN
    PROCESS (Resetn, Clock)
    BEGIN
        IF Resetn = '0' THEN
            Q <= "0000";
        ELSIF rising_edge(Clock) THEN
            Q <= D;
        END IF;
    END PROCESS;
END behavioral;
```



2. Δοκιμάστε την ανωτέρω μονάδα βάζοντας ως εισόδους τις ακόλουθες και παρατηρώντας τις εξόδους.

In	Out
0010	0010
1110	1110
1010	1010

Η είσοδος περνάει στην έξοδο με την άνοδο του ρολογιού και με το «Resetn» bit να είναι «1».



ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Clock / In: 0010





ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Clock / In: 1110



ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Clock / In: 1010



ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

3. Ο ακόλουθος κώδικας VHDL δημιουργεί ένα register file 4 καταχωρητών, καθένας από τους οποίους αποτελείται από 4 bit.

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_unsigned.all;
USE ieee.numeric_std.all;



ENTITY regfile IS
    GENERIC ( dw      : natural := 4;
              size    : natural := 4;
              adrw    : natural := 2);
    PORT ( A      : IN std_logic_vector(dw-1 DOWNT0 0);
          Addr   : IN std_logic_vector(adrw-1 DOWNT0 0);
          we     : IN std_logic;
          clk    : IN std_logic;
          C      : OUT std_logic_vector(dw-1 DOWNT0 0));
END regfile;

ARCHITECTURE behavioral OF regfile IS
    TYPE regArray IS ARRAY(0 TO size-1) OF std_logic_vector(dw-1 DOWNT0 0);
    SIGNAL regfile : regArray;
BEGIN
    PROCESS(clk)
    BEGIN
        IF (clk'event AND clk = '0') THEN
            IF we = '1' THEN
                regfile(to_integer(unsigned(Addr))) <= A;
            END IF;
        END IF;
        C <= regfile(to_integer(unsigned(Addr)));
    END PROCESS;
```

ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ



END behavioral;

Εγγραφή του 0101 στη διεύθυνση 00





ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Εγγραφή του 1101 στη διεύθυνση 01





ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Εγγραφή του 0010 στη διεύθυνση 10




ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Εγγραφή του 1001 στη διεύθυνση 11




ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Ανάγνωση στη διεύθυνση 01



Ανάγνωση στη διεύθυνση 11



ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

4. Ελεγκτείστε το register file της προηγούμενης άσκησης προσθέτοντας δύο επιπλέον θύρες, μία ανάγνωσης και μία εγγραφής, καθώς και μία επιπλέον είσοδο δεδομένων.

```
LIBRARY ieee;

USE ieee.std_logic_1164.all;

USE ieee.std_logic_unsigned.all;

USE ieee.numeric_std.all;

ENTITY regfileUpd IS

    GENERIC ( dw      : natural := 4;
              size    : natural := 4;
              adr_w   : natural := 2);

    PORT ( A      : IN std_logic_vector(dw-1 DOWNTO 0);
           rAddr1 : IN std_logic_vector(adr_w-1 DOWNTO 0);
           rAddr2 : IN std_logic_vector(adr_w-1 DOWNTO 0);
           wAddr  : IN std_logic_vector(adr_w-1 DOWNTO 0);
           we     : IN std_logic;
           clk    : IN std_logic;
           reset  : IN std_logic;
           B      : OUT std_logic_vector(dw-1 DOWNTO 0);
           C      : OUT std_logic_vector(dw-1 DOWNTO 0));

END regfileUpd;

ARCHITECTURE behavioral OF regfileUpd IS

    TYPE regArray IS ARRAY(0 TO size-1) OF std_logic_vector(dw-1 DOWNTO 0);
    SIGNAL regfileUpd : regArray;

BEGIN

    PROCESS(clk, reset)

    BEGIN

        IF (clk'event AND clk = '0') THEN

            IF we = '1' THEN
```

ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

```
        regfileUpd(to_integer(unsigned(wAddr))) <= A;

    END IF;

END IF;

    C <= regfileUpd(to_integer(unsigned(rAddr1)));
    B <= regfileUpd(to_integer(unsigned(rAddr2)));

IF reset = '0' THEN

    C <= "0000";


    B <= "0000";

END IF;

    END PROCESS;



END behavioral;
```

Reset





ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Εγγραφή του 0101 στη διεύθυνση 00




ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Εγγραφή του 1010 στη διεύθυνση 01





ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Εγγραφή του 0000 στη διεύθυνση 10




ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Εγγραφή του 1111 στη διεύθυνση 11




ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Ανάγνωση στη διεύθυνση 00 και 10



Ανάγνωση στη διεύθυνση 01 και 11



ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ



Σας ευχαριστώ για την προσοχή σας.

