
Пример 2.1.1.7

Основные цели


- Применение интерфейсов SystemVerilog
- Применение классов SystemVerilog
- Применение наследования классов
- Построение стенда тестирования
- Понятие счётчика кредитов

Постановка задачи




- Память RAM_A содержит адрес и размер блока
- Память RAM_B содержит блок данных
- Входной AXI-Stream приходит адрес памяти RAM_A
- Выходной стрим блок данных из памяти RAM_B

Пример применения в HFT



- Торговая логика формирует команду на покупку или продажу
- Память RAM_A содержит адрес и размер пакета для отправки в сеть Ethernet
- Память RAM_B содержит сам пакет


Микроархитектура step1



Проблемы:

- FIFO_A, FIFO_B возможно переполнение
- Какой должен быть размер FIFO?

Разработка теста step1



Базовый класс base_test

```
class base_test;
typedef struct
                                                 function new(); // Инициализация
  logic [7:0] addr; //! value for address
            delay; //! delay after send
  int
                                                 function type_test_input get_input();
            last; //! 1 - last data
  int
} type_test_input;
                                                function logic[15:0] get ram0( int addr );
type_test_input
                 test input[128];
                                                 function type test expect get expect()
int
             max_test_input;
             current index;
int
                                                 function void create_expect_data();
logic [15:0]
               ram0 data[256];
logic [15:0]
                ram1_data[256];
```

Класс test_case_00 - формирование данных

```
class test_case_00 extends base_test;
function init_mode0();
function init_mode1();
function init_mode1();
function new ( int mode );
```

```
Класс формирует массивы ram0_data, ram1_data, test_input
```

По этим массивам формируются данные для подачи на вход и для сравнения с выходом

```
function init mode0;
```

```
int ii=0:
test input[ii].addr = 8'h02; test input[ii].delay = 0; ii++;
test input[ii].addr = 8'h08; test input[ii].delay = 0; ii++;
test input[ii].addr = 8'h0A; test input[ii].delay = 0; ii++;
test input[ii].addr = 8'h0D; test input[ii].delay = 0; ii++;
test input[ii].addr = 8'h02; test input[ii].delay = 0; ii++;
test input[ii].addr = 8'h08; test input[ii].delay = 0; ii++;
test input[ii].addr = 8'h0A; test input[ii].delay = 0; ii++;
test input[ii].addr = 8'h0D; test input[ii].delay = 16; ii++;
test input[ii].addr = 8'h08; test input[ii].delay = 16; ii++;
test input[ii].addr = 8'h0F; test input[ii].delay = 16; ii++;
test input[ii].addr = 8'h10; test input[ii].delay = 16; ii++;
max test input=ii;
```

endfunction:

Результат тестирования

В общем случае недостаточно иметь один тест. Требуется группа тестов которая позволит проверить функционирование в разных условиях.

Возможно применение разных технологий. Например скрипт на TCL или Google Test.

Требование — запуск одиночного теста и запуск выделенной группы тестов. При запуске группы тестов для каждого теста необходимо сохранять лог работы.

Пример вывода:

TEST 0 PASSED TEST 1 PASSED TEST 2 FAILED

Total test: 3 Passed: 2 Failed: 1

Интерфейсы в SystemVerilog

```
interface type_i_axis #(parameter WIDTH = 8);
  logic [WIDTH-1:0] tdata;
                  tvalid;
  logic
                  tlast:
  logic
  logic
                  tready;
  modport master (
              output tdata.
              output tvalid,
              output tlast,
              input tready
  modport slave (
              input tdata,
              input tvalid,
              input tlast,
              output tready
```

endinterface

Интерфейсы позволяют резко снизить количество сигналов для связи между компонентами.

Достаточно иметь только один сигнал.

modport позволяет определить состав и направление сигналов для каждого варианта использования интерфейса

Компонент credit_07_step1

```
module credit_07_step1
  input wire
                   reset p,
                                             //! 1 - reset
                                             //! clock
  input wire
                   clk,
  type_i_axis.slave
                        stream addr,
                                             //! Input stream with addr for RAM0
  type_i_mem_rd.master
                                             //! Interface for read from RAMO
                            ram0 rd,
  type_i_mem_rd.master
                            ram1 rd,
                                             //! Interface for read from RAM1
  type_i_axis.master
                         stream data
                                             //! Output stream with data from RAM1
);
```

Подключение компонента

```
assign fifo 0 overflow = credit 07 dut.fifo w4 overflow;
                                                               type i axis
                                                                                        stream addr();
                                                               type i axis #(.WIDTH(16))
                                                                                        stream data();
 assign fifo 1 overflow = credit_07_dut.fifo out overfow;
                                                               type i mem rd ram0 rd();
  credit 07 step1
                                                               type_i_mem_rd ram1 rd();
  credit_07_dut
    .reset p
                  ( reset p
    .clk
                    clk
    .stream addr
                    stream addr ),
    .ram0 rd
                    ram0 rd
                                                        // Формирование результата теста
    .ram1 rd
                     ram1 rd
                                                        initial begin
    .stream data ( stream data )
  );
                                                         $display("Time: %0t", $time);
                                                           if( cnt ok==test.get max expect &&
cr ram256x16
                ram a
                                                             0==cnt error &&
                                                             0==fifo 0 overflow &&
  .reset p
                reset p
                                                             0==fifo 1 overflow)
  .clk
                 clk
                                                          begin
                 ram0 wr
  .mem wr
                                                             $display( "TEST PASSED");
                ram0 rd
  .mem rd
                                                           end else begin
                                                             $display( "TEST FAILED");
);
                                                          end
                                                        end
                                                                                             12 / 23
```

Тестирование credit_07_step1

TEST 0 PASSED TEST 1 FAILED TEST 2 FAILED

______ TEST 1 - несколько

Total test: 3 Passed: 1 Failed: 2 TEST 1 - несколько подряд идущих команд. Переполняется FIFO 0


TEST 0 - редкие команды. FIFO не переполняется и тест


TEST 2 - несколько редких команд с передачей максимального пакета. Переполняется FIFO_1

Тестовые наборы данных созданы с учётом знания архитектуры компонента

проходит успешно.

Переполнение FIFO_A





Приостановка записи в FIFO

Вариант 1 Использование флагов FIFO

Контролируется флаг почти заполненного FIFO или флаг заполнения половины FIFO

Уровень формирования флага FIFO должен соответствовать размеру конвейера.

После остановки записи по флагу в FIFO ещё будет записано N слов.

Разрешение записи тоже будет с задержкой

Вариант 2 Использование счётчика кредитов

Счётчик кредитов устанавливается перед узлом с конвейером


Запись останавливается сразу как только в конвейер будет записано число заданное число слов

Запись начинается сразу как только будет вычитано слово из FIFO

Два преимущества:

- Производительность
- Требуется FIFO меньшего размера

Step2 — Добавление счётчика кредитов 1



Тестирование credit_07_step2

TEST 0 PASSED
TEST 1 PASSED

TEST 2 FAILED


Total test: 3 Passed: 2 Failed: 1 TEST 0 - редкие команды. FIFO не переполняется и тест проходит успешно.

TEST 1 - несколько подряд идущих команд. Переполняется FIFO 0

TEST 2 - несколько редких команд с передачей максимального пакета. Переполняется FIFO_1

Тестовые наборы данных созданы с учётом знания архитектуры компонента

Step3 — Добавление счётчика кредитов 2



Особенность - Счётчик crd1_cnt уменьшается сразу на N кредитов

N — это число слов которое надо прочитать из RAM_B

Тестирование credit_07_step3


TEST 0 PASSED TEST 1 PASSED TEST 2 **PASSED** TEST 0 - редкие команды. FIFO не переполняется и тест проходит успешно.

Total test: 3 Passed: 3 Failed: 0 TEST 1 - несколько подряд идущих команд. Переполняется FIFO 0

TEST 3 - несколько редких команд с передачей максимального пакета. Переполняется FIFO_1


Тестовые наборы данных созданы с учётом знания архитектуры компонента

Step4 — Отказ от режима BURST



Особенность — Уменьшаются требования к размеру FIFO_B. Достаточно размера соответствующего длине конвейера для памяти RAM_B

Step4 — Диаграмма работы



Тестирование credit_07_step4

TEST 0 PASSED TEST 1 PASSED TEST 2 **PASSED** TEST 0 - редкие команды. FIFO не переполняется и тест проходит успешно.

Total test: 3
Passed: 3
Failed: 0

TEST 1 - несколько подряд идущих команд. Переполняется FIFO 0

TEST 3 - несколько редких команд с передачей максимального пакета. Переполняется FIFO_1

Тестовые наборы данных созданы с учётом знания архитектуры компонента

Заключение

Счётчики кредитов позволяют сделать более компактные схемы при том же быстродействии

Все примеры доступны на github