


# UART. Создание стекового калькулятора


Artem Voronov, Roman Voronov, Rafael Ilyasov

## **UART**


UART - universal asynchronous receiver-transmitter (универсальный асинхронный приёмопередатчик)



#### **RS232**




#### **FPGA**




#### **USART**


USART - универсальный синхронный/асинхронный приёмо/передатчик



USART в синхронном режиме:




USART в асинхронном режиме:



**USART MASTER** 

### Формат кадра UART




#### Свойства:

- Состояние IDLE (отсутствие сигнала) логическая единица.
- Передача слова начинается со стартового бита - логический ноль.
- Младший бит впереди (little-endian).
- После передачи одного слова данных идёт стоп бит - логическая единица.

#### Короткая запись параметров UART:

# 9600/8-N-1

- Число до черты указывает на скорость UART.
- Первая цифра после обозначает количество бит данных, обычно от 5 до 9.
- Буква обозначает наличие и тип бита чётности.
  - **N** (No parity) без бита чётности;
  - **E** (Even parity) с битом проверки на чётность,
  - **O** (Odd parity) с битом проверки на нечётность;
- Последняя цифра обозначает длительность стоп-бита. Встречаются значения 1, 1.5 и 2.



#### Параметры UART: скорость передачи

• Скорость работы UART измеряется в бодах, а скорость передачи полезных данных — в битах/секунду.

Boud rate	Time required to transfer 1 KiB over UART 8-N-1
9600	1067 msec.
19200	533 msec.
38400	267 msec.
57600	178 msec.
115200	88.9 msec.
1 Mbit	10.24 msec.

Скорость передачи данных в битах в секунду:

$$V_{bit} = \frac{d}{d+1+s+p} V_{UART}$$

где:

- $V_{UART}$  скорость UART (например: 9600, 115200), бод;
- d количество бит данных;
- s количество стоповых бит;
- p количество бит четности, p = 1 если бит четности присутствует, или p = 0 если бит четности отсутствует;
- единица в знаменателе отражает наличие стартового бита.


#### Параметры UART: бит чётности (не обязательно)

- Используется для обнаружения ошибок.
- N Отсутствует (None): без бита чётности.
- **E Чётное равенство** (Even parity): количество 1ц должно быть **чётно**.
- О Нечётное равенство (Odd parity): количество 1ц должно быть нечётно.
- **М Отмеченный бит** (Mark parity bit): бит четности всегда равен 1.



#### Параметры UART: дуплекс/Симплекс/Полудуплекс

- Симплекс данные передаются только в одном направлении.
- Полудуплекс каждая сторона осуществляет передачу, но только по очереди.
- Дуплекс обе стороны могут передавать одновременно.




#### Заключение

- UART универсальный асинхронный приёмопередатчик и представляет собой простой двухпроводной протокол для обмена последовательными данными.
- **Асинхронность** означает отсутствие общего тактового сигнала, поэтому на обоих устройствах необходимо настроить одинаковую битовую скорость и параметры кадра.
- •Стартовые и стоповые биты используются, чтобы указать, где начинаются и заканчиваются пользовательские данные, или для «кадрирования» данных.
- •Необязательный бит четности может использоваться для обнаружения однобитовых ошибок.
- UART по-прежнему **является широко используемым** протоколом последовательной передачи данных, но в последние годы был заменен в некоторых областях применения такими интерфейсами, как SPI, I2C, USB и Ethernet.


## Пример проекта с использованием UART

#### Calculator RTL viewer:



#### Код для плат предоставлен:

https://github.com/DigitalDesignSchool/2021dev/tree/main/Innopolis%20University/fpga\_c alculator\_with\_uart




#### Создание модуля UART receiver

```
/uart reciver.sv
   module UART receiver
       input clock,
       input reset_n,
4
       input rx,
6
       output reg [7:0] byte_data,
       output
                        byte_ready
8
9
     parameter clock_frequency = 500000000;
10
     parameter baud_rate
                                = 9600:
     parameter clock_cycles_in_bit =
   clock_frequency / baud_rate;
12
13
     enum {IDLE, START, DATA, STOP} state;
    reg [31:0] counter;
14
15
     reg [3:0] bit_count;
    reg [1:0] rx_filter;
```

```
always @(posedge clock) begin
       if (!reset_n) begin
          counter <= 0;
          state <= IDLE;</pre>
          rx_filter<= 0;</pre>
        end else begin
          rx_filter <= {rx_filter[0], rx};</pre>
          case (state)
            IDLE: begin ... end
            START: begin ... end
            DATA: begin ... end
            STOP: begin ... end
60
            default: state <= IDLE;</pre>
          endcase
       end
     end
   endmodule
```

### Создание модуля UART receiver: State IDLE


```
/uart_reciver.sv
    rx_filter <= {rx_filter[0], rx};</pre>
    case (state)
29
      IDLE: begin
30
31
        byte_ready <= 0;
32
         if (rx_filter == 2'b10) begin //Edge for start bit
33
           state <= START;
34
           bit_count <= 0;
34
           counter <= 0;
35
         end
36
      end
```



DATA:


## Создание модуля UART receiver: State START

```
/uart_reciver.sv
39
40
      START: begin
         counter <= counter + 1;</pre>
         if ((2 * counter) >= clock_cycles_in_bit)
42
43
         begin // First shift is a half values
44
           counter <= 0;
45
           state <= DATA;
46
        end
47
      end
48
```




## Создание модуля UART receiver: State DATA

```
/uart_reciver.sv
46
47
       DATA: begin
48
         counter <= counter + 1;</pre>
         if (counter == clock_cycles_in_bit) begin
49
50
           counter <= 0;
51
           bit_count <= bit_count + 1;</pre>
           byte_data <= {rx, byte_data[7:1]}; // LSB</pre>
52
53
         end
         if (bit_count == 4'b1000) state <= STOP;</pre>
54
55
       end
56
```




## Создание модуля UART receiver: State STOP

```
/uart_reciver.sv
          case (state)
            IDLE: begin ... end
             START: begin ... end
            DATA: begin ... end
56
57
             STOP: begin
58
               state <= IDLE:
               byte_ready <= 1;</pre>
59
60
             end
61
62
             default: state <= IDLE;</pre>
          endcase
63
64
        end
      end
   endmodule
```



#### RTL viewer of project (uart\_transmitter):

Date: 04.03.2022 Project: Calculator\_FPGA



Page 1 of 1 Revision: top


#### Создание модуля UART transmitter

```
/uart tx.sv
   module two_bytes_uart_tx (
       input
                    clock.
       input start,
       input reset,
       input [15:0] data,
       output reg q,
       output
                  busv
9
     parameter clock_frequency = 500000000;
     parameter baud_rate
                               = 9600:
     parameter clock_cycles_in_bit = clock_frequency /
   baud rate:
13
14
     reg [12:0] cnt;
15
     reg [3:0] bit_num;
16
17
     wire bit_start = (cnt == clock_cycles_in_bit);
18
     wire idle = (bit_num == 4'hF);
19
     assign busy = ~idle:
20
     req byte_state;
22
     wire [7:0] word = byte_state ? data[7:0]:data[15:8];
```

```
23
     always @(posedge clock) begin
24
       if (reset) cnt <= 13'b0;
       else if (start && idle) cnt <= 13'b0;
26
       else if (bit_start) cnt <= 13'b0;</pre>
       else cnt <= cnt + 13'b1:
28
     end
29
30
     always @(posedge clock) begin
31
       if (reset) begin
32
         bit num <= 4'hf:
33
         byte_state <= 1'b0;
34
         q <= 1'b1;
35
       end else if (start && idle) begin
36
         bit num <= 4'h0:
37
         byte_stat <= 1'b0;
38
         q <= 1'b1;
39
       end else if (bit_start) begin
40
         case (bit_num)
57
         endcase
58
       end
59
     end
   endmodule
                                                  18
```

#### Создание модуля UART transmitter

```
/uart_tx.sv
40
     case (bit_num)
41
       4'h0: begin bit_num <= 4'h1; g <= 1'b0; end // start
       4'h1: begin bit_num <= 4'h2; g <= word[0]; end
42
       4'h2: begin bit_num <= 4'h3; g <= word[1]; end
44
       4'h3: begin bit_num <= 4'h4; g <= word[2]; end
       4'h4: begin bit_num <= 4'h5; g <= word[3]; end
       4'h5: begin bit_num <= 4'h6; g <= word[4]; end
46
       4'h6: begin bit_num <= 4'h7; g <= word[5]; end
       4'h7: begin bit_num <= 4'h8; g <= word[6]; end
       4'h8: begin bit_num <= 4'h9; q <= word[7]; end
       4'h9: begin bit_num <= 4'ha; q <= 1'b1;  // finish</pre>
50
                if (!byte_state) begin
                  byte_state <= 1'b1;</pre>
                  bit_num <= 4'h0;
54
                end
55
              end
       default: begin bit_num <= 4'hF; end</pre>
                                                       // Stop
     endcase
```




#### Модуль: ascii\_to\_action


```
/ascii to action.sv
   case (data)
           'h30: digit <= 'h0;
           'h31: digit <= 'h1;
           'h32: digit <= 'h2;
           'h33: digit <= 'h3;
6
           . . .
           'h64: digit <= 'hd;
           'h65: digit <= 'he;
10
           'h66: digit <= 'hf;
13
           'h2a: multiply <= 1'b1; // *
           'h2b: add <= 1'b1; // +
14
15
           'h0a: separator <= 1'b1; // LF
16
           'h0d: separator <= 1'b1; // CR
17
           'h20: separator <= 1'b1; // SPACE
18
           'h52: clear <= 1'b1; //R (Reset)
19
           'h72: clear <= 1'b1; //r (Reset)
20
21
           default: error <= 1'b1;</pre>
   endcase
```

#### Модуль: data\_aggregator

```
/data_aggregator.sv
   module data_aggregator (
                     clock,
        input
        input
                     reset,
                     enter,
        input
        input
                     add,
        input
                     multiply.
        input
                     separator,
        input [3:0] data,
        output reg [7:0] number,
        output reg enter_occured
12
13
14
      always @(posedge clock) begin
        if (reset) begin
          number <= 8'b0;
          enter_occured <= 1'b0;</pre>
        end else if (enter) begin
          number <= {number[3:0], data};</pre>
          enter_occured <= 1'b1;</pre>
        end else if (add || multiply) begin
          enter_occured <= 1'b0;</pre>
        end else if (separator) begin
24
          number <= 8'b0;
        end
      end
    endmodule
```



## Демонстрация работы проекта:



#### Инструкция к Задаче №1,2,3 для Linux:


- 1. Подключить устройство и проверить, что оно определяется правильно, иначе <u>установить</u> сн340.
- Установить CuteCom:
  - \$ sudo apt install cutecom
- 3. Запустить программу:
  - \$ cutecom
- 4. Выставить настройки для отправки:

Boundrate: 9600 Data bits: 8

Остальные по умолчанию


- 5. Выбрать нужное устройство (Device)
- 6. В поле Input выбрать CR (После отправки идёт бит с возвратом каретки).
- 7. В самом низу окна установить флаг Hex output
- 8. Нажать на кнопку Open для открытия канала связи.


vorart@vorart-T90-TB:~\$ ls -la /dev/ttyU\*
crw-rw---- 1 root dialout 188, 0 Mar 4 23:52 /dev/ttyUSB0
vorart@vorart-T90-TB:~\$



#### Инструкция к задаче №1,2,3 для Windows:

- Установить программу Terminal из: https://github.com/DigitalDesignSchool/ce2020labs/tr ee/master/day 8
- 2. Подключить кабель в USB разъем пк/ноутбука и посмотреть в диспетчере устройств определился ли виртуальный ComPort подлюченного преобразователя. Если же ОС не определила его, то необходимо установить драйвер для микросхемы CH340 из: <a href="https://github.com/DigitalDesignSchool/ce2020labs/tree/master/day\_8">https://github.com/DigitalDesignSchool/ce2020labs/tree/master/day\_8</a> После чего, должен виртуальный ComPort определиться в ОС.
- 3. Запускаем программу Terminal, устанавливаем в ней номер COM (в нашем случае 9).






### **Задача 1** (20 минут)

Через интерфейс UART (9600/8-N-1) сделать обмен сообщениями с FPGA.

Описание: На компьютере вводят число, которое отправляется на fpga, тот прибавляет 1 к числу и отправляет обратно.



#### Обратная польская нотация

Форма записи выражений, в которой операнды расположены перед знаками операций, по другому данный вид записи называют постфиксным.

- $\bullet$  23 + => 2 + 3
- $321 + \times => 3 \times (2 + 1)$
- $21 + 3 \times => (2 + 1) \times 3$
- $152 + 4 \times + 3 => 1 + (5 + 2) \times 4 3$

#### Преимущества и недостатки

- + Любая формула может быть выражена без скобок, из-за этого постфиксная нотация короче инфиксной;
- + Удобна для вычисления формул в машинах со стеком;
- + Не нужен приоритет операций, в отличие от обычной записи; Например, в выражении **a+b**×**c**, сначала выполняется умножение, а потом сложение, в обратной польской **abc**×+ читается однозначно;
- Не удобна в использовании для человека, так как операнды могут располагаться на большом расстоянии: abc×de+e-++ => a + b×c + d+e e;
- Практически невозможно оптимизировать выражения, так как для работы доступна только верхушка стека;

#### Расчет выражения используя стек

#### Обработка входного символа:


- а. Если на вход подан операнд, он помещается на вершину стека.
- b. Если на вход подан знак операции, то она применяется к последним двум элементам, извлечённым из стека, взятых в порядке добавления. Затем результат выполненной операции кладётся на вершину стека.


Результат вычисления выражения будет лежать на вершине стека.

Пример:  $\underline{2}$  3 2 × 5 10 + 10 - + +



Пример:  $2 \underline{3} 2 \times 5 10 + 10 - + +$ 






На входе оператор, который применяется к двум верхним элементам стека, а результат кладется обратно

$$3 \times 2 = 6$$




Пример:  $232 \times \underline{5}10 + 10 - + +$ 






На входе оператор, который применяется к двум верхним элементам стека, а результат кладется обратно



## Пример: $232 \times 510 + 10 = + +$

На входе оператор, который применяется к двум верхним элементам стека, а результат кладется обратно



## Пример: $232 \times 510 + 10 - +$

На входе оператор, который применяется к двум верхним элементам стека, а результат кладется обратно

$$6 + 5 = 11$$




# Пример: $232 \times 510 + 10 - + +$

На входе оператор, который применяется к двум верхним элементам стека, а результат кладется обратно

Ответ: 13

# Реализация стекового калькулятора

RTL viewer of project: Calculator



#### Код для плат предоставлен:

https://github.com/DigitalDesignSchool/2021dev/tree/main/Innopolis%20University/fpga\_c alculator\_with\_uart

#### Создание модуля ALU

```
module alu
3
       input [15:0] a,
       input [15:0] b,
4
       input multiply,
       output [15:0] result,
6
              overflow
       output
8
9
       wire [16:0] result_add = a + b;
10
       wire [31:0] result_mul = a * b;
11
12
13
       assign result = multiply ? result_mul [15: 0] : result_add [15:0];
       assign overflow = multiply ? | result_mul [31:16] : result_add [16];
14
15
16
   endmodule
17
```

### Создание модуля stack

```
module stack
(
input clock,
input reset,
input push,
input pop,

input [`word_width - 1:0] write_data,
output [`word_width - 1:0] read_data
);


reg [`word_width - 1:0] stack [0:`stack_size - 1];
reg [`stack_pointer_size - 1:0] stack_pointer;
assign read_data = stack [stack_pointer];
```

```
stack_pointer -> 5
6
2
```

```
push - добавить элемент в стек
pop - удалить элемент из стека
stack pointer - указатель на верхний элемент
```

### Создание модуля stack

```
integer i;
15
        always @(posedge clock) begin
            if (reset) begin
16
17
                 stack_pointer <= 0;
                 for (i = 0; i < \text{`stack\_size}; i = i + 1)
18
19
                     stack [i] <= 0;
20
             end else
21
             if (push) begin
22
                 if (stack_pointer == `stack_size - 1) begin
23
                      stack [0] <= write_data;</pre>
24
                      stack_pointer <= 0;</pre>
25
                 end else begin
26
                      stack [stack_pointer + 1] <= write_data;</pre>
27
                      stack_pointer <= stack_pointer + 1;</pre>
28
                 end
29
             end else
30
             if (pop) begin
31
                 stack [stack_pointer] <= 0;</pre>
32
                 if (stack_pointer == 0)
33
                      stack_pointer <= `stack_size - 1;</pre>
34
                 else
35
                      stack_pointer <= stack_pointer - 1;</pre>
36
             end
37
        end
    endmodule
```



#### Создание модуля калькулятора

```
module calculator
                                                                                   reg
                                                                                               stack_push;
2
                                                                                               stack_pop;
                                                                                   reg
                                                                                   req [15:0] stack_write_data;
                      clock.
       input
       input
                      reset.
                                                                                   wire [15:0] stack_read_data;
       input
                      enter,
       input
                      add,
                                                                                   stack stack
                      multiply,
       input
       input [ 7:0] data,
                                                                                       .clock
                                                                                                    ( clock
       output
                      newresult.
                                                                                       .reset
                                                                                                    ( reset
       output [15:0] result,
10
                                                                           50
                                                                                       .push
                                                                                                    ( stack_push
       output
                     overflow.
                                                                                       .pop
                                                                                                    ( stack_pop
12
       output [ 3:0] error
                                                                                       .write data ( stack write data ).
13
  );
                                                                                       .read_data ( stack_read_data
                                                  [15:0] alu_a;
                                             reg
       assign error = 0;
                                                                           54
                                                  [15:0] alu_b;
                                             req
```

```
enter - сигнал ввода числа
add - сигнал сложения
элементов
multiply - сигнал умножения
элементов
```

```
alu_multiply;
       reg
18
       wire [15:0] alu_result;
                   alu_overflow;
       wire
       alu alu
                        ( alu_a
           . a
            .b
                        ( alu_b
            .multiply
                       ( alu_multiply ),
26
           .result
                       ( alu_result
           .overflow
                       ( alu_overflow )
28
       );
```

#### Создание модуля калькулятора

```
63
       reg [15:0] oldresult = 0;
64
       assign result = stack_read_data;
65
       assign newresult = (result != oldresult) && state == 0;
66
67
       always @(*)
68
       begin
69
           alu a
                            = r alu a:
           alu b
                         = r_alu_b:
           alu_multiply
                           = r_alu_multiply;
           stack_push
                            = 0:
73
           stack_pop
                            = 0:
74
           stack_write_data = data;
75
           next state
                            = state:
76
77
           case (state)
           0:
79
               if (enter) begin
                   stack_push
                                   = 1:
81
                   stack write data = data:
              end else
              if (add | multiply) begin
84
                   alu a
                                   = stack read data:
                   alu_multiply
                                   = multiply;
87
                   stack_pop
                                   = 1:
                   next state
                                    = 1;
89
               end
```

```
90
           1:
91
               begin
92
                  alu b
                                   = stack read data:
93
                  stack_pop
                                    = 1:
94
                  next state
                                   = 2:
95
              end
96
97
           2:
98
               begin
99
                  stack_push
                                    = 1:
100
                  stack write data = alu result:
101
                  next state
                                   = 0:
102
              end
103
           endcase
104
        end
```

```
Машина состояний для 
работы со стеком
```

#### Создание модуля калькулятора

```
105
        always @(posedge clock)
106
        begin
107
            if (reset)
108
            begin
109
               r alu a
                              <= ∅;
               r_alu_b
                              <= 0:
110
               r_alu_multiply <= 0;
111
112
               state
                              <= 0:
113
               oldresult
                              <= 0:
            end else begin
14
115
               r alu a
                              <= alu_a;
               r alu b
                              <= alu b:
116
117
               r_alu_multiply <= alu_multiply;</pre>
               state
118
                      <= next_state;
               oldresult
119
                             <= result:
120
            end
121
        end
122
123 endmodule
```

По положительному фронту клока обновляем все регистры

# **Задача 2** (25 минут)

Добавить в калькулятор новый оператор вычитания по модулю "-".

**Описание:** Для добавления нового оператора нужно модифицировать следующие модули: alu, calculator, ascii\_to\_action, top.

#### Пример:

```
input: 1 5 2 + 4 * + 3 - output: 1A
```

input: 5 2 \* 5 3 \* -

output: 5

# Применение UART для отладки кода HDL

Метод отладки	Микроконтроллеры	плис
вывод требуемых значений на отображающее устройство платы	+	+
пошаговая отладка кода в IDE	+	+ (Microsemi)
онлайн мониторинг значений в IDE	+	-
мониторинг состояний пинов осциллографе, логическом анализаторе	+	+

# **Задача 3** (30 минут)

Считать значение с энкодера платы Pmod ENC и вывести считанное значение на семисегментный индикатор и на ComPort компьютера.



- 1. Скачать файл rotary\_encoder.v из <a href="https://github.com/DigitalDesignSchool/ce2020labs/tree/master/day-8/common">https://github.com/DigitalDesignSchool/ce2020labs/tree/master/day-8/common</a>
- 2. Подключить плату Pmod ENC к плате с ПЛИС, использовать выводы 1,2,5,6.
  - На вывод 6 подать 3.3V с платы ПЛИС.

	J1 Pinout	
	1 2 3 4 5 6	
Pin 1	A	
Pin 2	В	
Pin 3	BTN	
Pin 4	SWT	
Pin 5	GND	49
Pin 6	VCC	


# Выполнение задачи №3

**3.** B Pin Planner среды разработки Quartus назначить номера пинов согласно подключения пинов 1,2 платы Pmod ENC на плату с ПЛИС.



4. Синтезировать измененный проект и прошить плату с ПЛИС.

Результат выполнения Задачи №3: Вращая энкодер, выводится значение с него на семисегментный индикатор и в ComPort ПК.



# Выполнение задачи №3



# Выполнение задачи №3

```
module top (
 3
           input clock,
           input reset n,
 5
           input rx,
 6
            input encoder a,
            input encoder b,
 8
 9
           output reg
                             tx.
10
           output reg [7:0] abcdefgh,
11
           output reg [3:0] nx digit
12
13
14
         wire byte ready;
15
         wire [7:0] ascii data;
16
17
         wire [15:0] encoder value;
18
         wire [15:0] prev encoder value;
19
20
21
        rotary encoder encoder
22
23
           .clk
                        (clock),
24
           .reset
                   (~reset n),
25
                    (encoder a),
           .a
26
           .b
                    (encoder b),
27
                   (encoder value)
           .value
28
20
```

```
// Prepare and accumulate data
 59
 60
          reg [7:0] number;
 61
          reg enter occured;
 62
 63
          always @ (posedge clock) begin
 64
            if (!reset n) begin
 65
              number <= 8'b0;
 66
              enter occured <= 1'b0;
 67
            end else if (enter) begin
 68
              number <= {number[3:0], digit};
 69
              enter occured <= 1'b1;
 70
            end else if (add || multiply || error ascii) begin
 71
              enter occured <= 1'b0;
 72
            end else if (separator) begin
 73
              number <= 8'b0;
 74
            end
 75
             prev encoder value <= encoder value;
 76
          end
107
108
          two bytes uart tx loader (
109
              .clock(clock),
110
              .reset (~reset n) ,
111
              .start( (prev encoder value != encoder value) ),// 1'b1
              .data (encoder value) ,// encoder value
112
113
114
              .q(tx)
115
116
```

117

nvobolis

Дизайн-центр Электроники и Микроэлектроники на базе Университета Иннополис

