# АРБИТРЫ И РАЗДЕЛЕНИЕ ПАМЯТИ МЕЖДУ НЕСКОЛЬКИМИ ПРОЦЕССОРНЫМИ ЯДРАМИ



ПРИ ПАРТНЕРСТВЕ

Занятие №9

12 ноября 2022







YADRO · MP



# **Дмитрий Смехов**Инженер разработчик ПЛИС

2001 – 2020 «Инструментальные Системы»

2020 — н.в. «IRQ»

# ТЕМЫ ЗАНЯТИЯ

- Многопортовая память
- Арбитр
- Лабораторная работа подключение многопортовой памяти к schoolRISCV



ЩЕЛКНИТЕ, ЧТОБЫ ОТРЕДАКТИРОВАТЬ ТЕКСТ

# МАТЕРИАЛЫ К ЛАБОРАТОРНОЙ РАБОТЕ

Артём Воронов, Роман Воронов «Multibank memory: Создание многопортовой памяти, оптимальное количество банков и минимизация конфликтов». Доклад на ChipExpo 2021

https://docs.google.com/presentation/d/1fUaT1Cj00Atk1U16H0rVfGz-CQNtRgIJ2jaHsq2IkZo/edit#slide=id.p


Презентация: «schoolRISCV + VGA»

https://github.com/DigitalDesignSchool/ce2020labs/blob/master/day\_4/doc/schoolRiscV\_vga.pdf


Шаблон тестирования:

https://github.com/DigitalDesignSchool/ce2020labs/tree/master/next\_step/dsmv/test\_template/chip-expo-2021-template-1-param


# КОМПОНЕНТ МНОГОПОРТОВОЙ ПАМЯТИ



### ПРИМЕР ЧТЕНИЯ И ЗАПИСИ




# ПРИМЕР СИСТЕМЫ



## ПРОБЛЕМА КОНФЛИКТОВ

Что делать при одновременном обращении к памяти по двум и более портам?

Стандартные блоки памяти позволяют обработать только один запрос.




# ЗАДЕРЖКА ЗАПРОСА: АРБИТРАЖ ЗАПРОСОВ

### Плюсы:


- Только один блок памяти
- Малый размер на чипе

### Минусы:


 Время транзакции зависит от количества запросчиков



### МНОГОБАНКОВАЯ ПАМЯТЬ



## **АРБИТР**



- несколько активных запросов
- только на один порт выдаётся разрешение
- арбитраж производится каждый такт

# АРБИТР – НЕПОНЯТНЫЙ КОД

```
reg [N-1:0] pointer_req;
//reg [N-1:0] next_grant;

wire [2*N-1:0] double_req = {req,req};
wire [2*N-1:0] double_grant = double_req & ~(double_req - pointer_req);

//Asynchronous grant update
// assign grant = (rst)? {N{1'b0}} : double_grant[N-1:0] | double_grant[2*N-1:N];
assign grant = double_grant[N-1:0] | double_grant[2*N-1:N];
```


Описание работы арбитра представлено здесь:

https://docs.google.com/presentation/d/1fUaT1Cj00Atk1U16H0rVfGz-CQNtRgIJ2jaHsq2IkZo/edit#slide=id.p

lab\_2/src\_calc/arbiter\_m2.sv - реализация на основе конечного автомата

Задание для самостоятельной работы – найти различия в поведении arbiter и arbiter\_m2


# ПРОЦЕССОР schoolRISCV С ПОДКЛЮЧЕНИЕМ К VGA



- Запись в регистр X30 формирование vcu\_reg\_wdata[31:0] и vcu\_reg\_data\_we
- Чтение регистра X30 чтение с шины vcu\_reg\_rdata[31:0]
- Запись в регистр X31 формирование vcu\_reg\_control[31:0] и vcu\_reg\_control\_we

Регистры X30, X31 имеют альтернативные названия Т5 и Т6 по соглашению о вызовах функций для компилятора

# УЧЕБНАЯ СИСТЕМА



# KOMΠOHEHT MEMORY\_ACCELERATE

### Операции:

- Запись возрастающей последовательности в память
- Чтение последовательности из памяти и подсчёт суммы чисел

### Входные сигналы:

- reg\_control\_we 1:запись в регистр REG\_CONTROL (это регистр Т6 или X31)
- **reg\_control[31:0**] значение регистра
- **reg\_mode\_adr[31:0**] начальный адрес
- reg\_mode\_data[31:0] начальное значение слова данных
- reg\_mode\_cnt[31:0] число слов для обращения

### Выходные сигналы

- **w\_done** 1: завершён цикл записи
- **r\_done** 1: завершён цикл чтения
- reg\_calculate[31:0] подсчитанная сумма чисел

### КАРТА РЕГИСТРОВ

### **REG\_CONTROL**:

• биты [3:0] — адрес косвенного регистра

бит 8
 – 1: - запуск цикла записи

бит 9 — 1: - запуск цикла чтения

### Косвенные регистры

• 0x00 -

• 0x01 – **REG\_HEX** — вывод цифры на дисплей

0x02 – **REG\_KEY0** – опрос кнопки S1 для P0 и S3 для P1

0x03 – **REG\_KEY1** – опрос кнопки S2 для P0 и S4 для P1

0x04 – **REG\_W\_DONE** — завершение цикла записи

0x05 – **REG\_R\_DONE** — завершение цикла чтения

• 0x06 – **REG\_CALCULATE** – результат суммирования

• 0x07 –

• 0x08 – **REG\_MODE\_ADR** – начальный адрес

• 0x09 – **REG\_MODE\_DATA** – начальное значение данных

• 0x0A – **REG\_MODE\_CNT** – число циклов

### АЛГОРИТМ РАБОТЫ

### Процессоры РО и Р1:

- При нажатии на КЕҮО
  - сбросить флаг нажатия на КЕҮО
  - записать последовательность длиной **N** слов с текущего адреса
  - увеличить текущий адрес на N
  - увеличить текущее значение данных на 1
- При нажатии на **КЕҮ1**
  - сбросить флаг нажатия на КЕҮ1
  - прочитать последовательность длиной N слов с текущего адреса
  - вывести младшую цифру суммы на дисплей

### Процессор РО:

- N=4
- KEYO это кнопка S1 (key\_sw\_p[3])
- KEY1 это кнопка S2 (key\_sw\_p[2])

### Процессор Р1:

- N=8
- KEY0 это кнопка S3 (key\_sw\_p[1])
- KEY1 это кнопка S4 (key\_sw\_p[0])

# Система разработки

Основная система: Visual Studio Code с расширением для SystemVerilog (рекомендую TerosHDL)

Система моделирования: ModelSim, Questa

Система разработки ПЛИС: Quartus Lite

Компилирование, запуск моделирования, запуск сборки производится из встроенного терминала Visual Studio Code. Используется до 4-х терминалов.

### Основные команды:

- vlib\_init.sh инициализация библиотеки моделирования
- compile.sh компиляция проекта для моделирования
- **c\_run\_0.sh** запуск моделирования в консольном режиме
- g\_run\_0.sh запуск моделирования в режиме GUI
- **p\_build.sh** сборка программ для процессоров РО и Р1
- **x\_synthesize.h** запуск сборки проекта и загрузка проекта на плату