## Тема 2.1 История развития микропроцессорной техники

**Микропроцессор** – программно-управляемое устройство, предназначенное для обработки цифровой информации и управления процессом этой обработки. Обычно микропроцессор (МП) состоит из одной (иногда нескольких) интегральных схем и имеет доступ к внешней памяти. Он также обеспечивает передачу информации между компонентами ЭВМ и внешней средой. МП является основой любой микроЭВМ и производится по технологии больших интегральных схем (БИС).

**МикроЭВМ** — вычислительное или управляющее устройство, содержащее микропроцессор, оперативное запоминающее устройство (ОЗУ), постоянное запоминающее устройство (ПЗУ), таймер, порты ввода/вывода, генератор тактовых импульсов, блок питания и другие элементы.

**Микропроцессорная система** – система, включающая в свой состав хотя бы один микропроцессор, запоминающее устройство, устройство ввода/вывода, устройство сопряжения системной шины с устройствами ввода/вывода (контроллеры), системную шину.

Микропроцессорная система может рассматриваться как частный случай электронной системы, предназначенной для обработки входных сигналов и выдачи выходных сигналов. В качестве входных и выходных сигналов при этом могут использоваться аналоговые сигналы, одиночные цифровые сигналы, цифровые коды, последовательности цифровых кодов. Внутри системы может производиться хранение, накопление сигналов (или информации), но суть от этого не меняется. Если система цифровая (а микропроцессорные системы относятся к разряду цифровых), то входные аналоговые сигналы преобразуются в последовательности кодов выборок с помощью АЦП, а выходные аналоговые сигналы формируются из последовательности кодов выборок с помощью ЦАП. Обработка и хранение информации производятся в цифровом виде.

В процессе развития микропроцессорных средств, кроме микропроцессорных БИС, были разработаны различные интегральные микросхемы, выполняющие различные функции и позволяющие в совокупности построить микроЭВМ требуемой структуры. Эти микросхемы совместно с МП БИС образуют микропроцессорный комплект (МПК БИС), который может быть определен как совокупность конструктивно и электрически совместимых интегральных схем, предназначенных для построения МП, микроЭВМ и других вычислительных устройств с определенным составом и требуемыми технологическими характеристиками. Основу любого МПК БИС образует базовый комплект интегральных микросхем, который предназначен для построения МПС и может состоять из БИС однокристального или из нескольких корпусов многокристального МП. Базовый комплект, как правило, дополняется другими типами интегральных схем, на которых реализуются запоминающие устройства, устройства сопряжения с объектом и различные устройства ввода - вывода. Эти микросхемы в общем случае могут иметь другой номер серии или даже иной тип корпуса. Минимальный набор микросхем из состава МПК БИС, позволяющих построить конкретный тип вычислительного устройства, называется микропроцессорным набором интегральных схем.

## История развития микропроцессоров.

**Микропроцессоры первого поколения.** Микропроцессор обязан своему появлению внедрению в начале 70-х годов в производство микроэлектронной элементной базы, основу которой составляют интегральные схемы (ИС). Разработкой и производством МП в то время занимались ряд фирм США, среди которых наиболее совершенной технологией на фоне других обладала фирма Intel. Поэтому историю развития рассмотрим на примере развития МП данной фирмы.

До начала 70-х годов вычислительные машины были доступны весьма ограниченному кругу специалистов, а их применение, как правило, оставалось окутанным завесой секретности и мало известным широкой публике. Однако в 1971 г. произошло событие, которое резко изменило ситуацию и превратило вычислительную машину в повседневный рабочий инструмент десятков миллионов людей.

В 1971 году фирма Intel из небольшого американского городка Санта-Клара (шт. Калифорния) создала новый полупроводниковый прибор, получивший название «микропроцессор». В 1968 г. Гордон Мур и Боб Нойс, одни из тех, кто закладывал фундамент известной полупроводниковой компании Fairchild Semiconductor, основали фирму Intel Corporation. Первой идеей нового предприятия было создание полупроводниковых запоминающих устройств, призванных заменить ЗУ на магнитных сердечниках. Поскольку к концу 60-х годов

память этого типа практически исчерпала весь свой потенциал развития, проблема была весьма актуальной, а ее разработка сулила немалые прибыли. И хотя в данной области Intel добилась заметных успехов, тем не менее мировую славу ей принесли совсем другие изделия.

Поворотным моментом в истории компании стал 1969 г., когда был получен заказ на создание ряда специализированных микросхем для калькуляторов от ныне уже несуществующей японской фирмы Busicom. В результате его реализации был разработан кристалл в сопровождении соответствующих средств поддержки.

МП i4004. 15 ноября 1971 г. Intel приступила к поставкам первого в мире микропроцессора Intel 4004 - именно такое обозначение получил первый прибор, послуживший отправной точкой абсолютно новому классу полупроводниковых устройств.

Кристалл представлял собой 4- разрядный процессор и изготавливался по передовой в те годы р-канальной МОП- технологии с проектными нормами 10 мкм. Электрическая схема прибора насчитывала 2300 транзисторов. Микропроцессор работал на тактовой частоте 750 кГц при длительности цикла команды 10,8 мкс.

МП i4004 имел адресный стек (счетчик команд и три регистра стека типа LIFO - Last In First Out), блок регистров общего назначения - РОН (регистры сверхоперативной памяти, или регистровый файл), 4-разрядное параллельное АЛУ, аккумулятор, регистр команд с дешифратором команд и схемой управления, а также схему связи с периферийными устройствами. Все эти функциональные узлы объединялись между собой 4-разрядной шиной данных (ШД).

Память команд достигала 4Кбайт (для сравнения: объем ЗУ миниЭВМ в начале 70-х годов редко превышал 16 Кбайт), а регистровый файл центрального процессора (ЦП) насчитывал шестнадцать 4-разрядных регистров, которые можно было использовать и как восемь 8-разрядных (восемь 4-разрядных пар). Такая организация РОН сохранена и в последующих микропроцессорах фирмы Intel. Три регистра стека обеспечивали три уровня вложения подпрограмм.

МП i4004 монтировался в пластмассовый или металлокерамический корпус типа DIP (Dual In-line Package) всего с 16 выводами.

В систему его команд входило 46 инструкций. По своему функциональному составу она была универсальной, т. е. рассчитана на широкий круг решаемых задач и разрабатываемых приложений. Первоначальное назначение кристалла наложило определенный отпечаток на состав системы команд, поэтому присутствие в ней ряда инструкций, в частности десятичной коррекции, а также наличие соответствующих аппаратных средств не вызывает особого удивления.

Вместе с тем кристалл располагал весьма ограниченными средствами ввода/вывода, а в системе команд отсутствовали операции логической обработки данных (И, ИЛИ, ИСКЛЮЧАЮЩЕЕ ИЛИ), в связи с чем их приходилось реализовывать с помощью специальных подпрограмм, что в некоторых случаях чрезмерно усложняло создаваемое ПО.

МП i4004 не имел возможности останова (команды HALT) и обработки прерываний. Это объясняется тем, что в калькуляторах, где поначалу и планировалось использовать прибор, особой необходимости в этих средствах нет.

Цикл команды процессора состоял из восьми тактов задающего генератора. Как уже отмечалось, МП і4004 монтировался в корпус всего с 16 выводами - самый распространенный (а значит, и самый дешевый) тип корпуса в начале 70-х годов. А поскольку в распоряжении инженеров оказался узкий интерфейс с "внешним миром", то пришлось пойти на применение мультиплексированной шины адреса (ША) и данных, причем 12 - разрядный адрес выдавать порциями по четыре разряда, что, конечно, не могло не сказаться на длительности машинного цикла. Прием команды по такому интерфейсу требовал еще двух тактов. На исполнение же самой инструкции из восьми тактов процессор затрачивал лишь три.

Компанией было разработано и выпущено целое семейство БИС, в которое вошли постоянное запоминающее устройство (ПЗУ) 4001, ОЗУ 4002, регистр сдвига 4003 и ряд других вспомогательных микросхем. Поскольку все они были рассчитаны на совместное использование, разработка аппаратных средств системы заметно упрощалась.

Опыт использования первого МП показал, что такие факторы, как отсутствие средств обработки прерываний, наличие трех уровней вложения подпрограмм и необходимость реализации логических операций И, ИЛИ, ИСКЛЮЧАЮЩЕЕ ИЛИ с помощью специальных подпрограмм, далеко не всегда удовлетворяют разработчиков. Указанные недостатки привели к созданию нового МП i4040.

МП i4040. В i4040 сохранены все функциональные возможности предшествующей модели и существенно улучшены как технические, так и программные средства. Система команд

пополнилась 14 инструкциями, включая выполнение логических операций И и ИЛИ; кроме того, в процессор были введены средства останова и обработки прерываний.

Претерпела некоторые изменения и архитектура устройства. Адресный стек процессора увеличен с трех до семи регистров, а количество РОН возросло с 16 до 24, причем их разбили на две области, выбираемые при помощи специальных команд. Отчасти такая организация обусловлена тем, что процессор теперь мог обращаться к двум блокам памяти команд объемом 4 Кбайт и за каждым из них программист мог закрепить свою область регистров. Наряду с этим восемь РОН были всегда доступны для использования. В итоге получилась достаточно гибкая и удобная структура, позволявшая разрабатывать самостоятельные программные модули, способные взаимодействовать через общую часть регистрового файла.

Обработка одноуровневых прерываний является одним из наиболее существенных новшеств МП i4040. Эта функция превратила его в полноценный процессор и сделала возможным использование в системах реального масштаба времени. Благодаря применению сигнала «останов» стала реальностью синхронизация работы процессора с некоторыми внешними событиями.

Несмотря на то что тактовая частота и машинный цикл i4040 не претерпели изменений, производительность МП возросла за счет использования более совершенной архитектуры и эффективной системы команд. 60 инструкций, ориентированных на широкий спектр решаемых задач, обработка прерываний, до 8 Кбайт памяти команд, а также возможность быстрого перевода систем на базе i4004 на новый процессор вывели i4040 в безусловные лидеры рынка 4-разрядных устройств.

МП i8008. Intel с 1 апреля 1972 г. начала поставки первого в отрасли 8-разрядного прибора Intel 8008. Он был разработан для нужд американской фирмы Computer Terminals Corporation of Texas, позднее известной как Datapoint.

Проектирование i8008 шло практически параллельно с работами над i4004. Кристалл изготавливался по р-канальной МОП-технологии с проектными нормами 10 мкм и содержал 3500 транзисторов. Процессор работал на частоте 500кГц при длительности машинного цикла 20 мкс (10 периодов задающего генератора).

В отличие от своих предшественников новый МП допускал применение комбинации ПЗУ и ОЗУ. Помимо увеличения разрядности и перехода на использование общего поля памяти для команд и данных, структура процессора претерпела еще ряд существенных изменений. Прежде всего это коснулось регистрового файла и устройства управления. По сравнению с і4004 число РОН уменьшилось вдвое (с 16 до 8), причем два регистра в основном использовались для хранения адреса при косвенной адресации памяти.

В связи с этим следовало бы ожидать снижения производительности, которого на самом деле не произошло, поскольку операции с памятью i8008 выполнял быстрее предыдущих моделей благодаря меньшему количеству состояний в машинном цикле и отсутствию необходимости исполнения минимум трех подготовительных команд (как в i4004 и i4040) при обращении к ОЗУ или ПЗУ.

Вместе с тем объем блока регистров был ограничен возможностями технологии, которая в то время еще не позволяла размещать на кристалле большие регистровые структуры (в МП i8008 блок РОН был реализован в виде динамической памяти). Почти вдвое (с восьми до пяти состояний) сократилась длительность машинного цикла. Теперь процессор выполнял команды за один - три машинных цикла, а некоторые инструкции - за один цикл из трех состояний. Для синхронизации работы МП с медленными устройствами был введен сигнал готовности (READY). Разработчики технических средств на базе i8008 не были ограничены жесткими требованиями в отношении быстродействия микросхем памяти и периферийных устройств и могли использовать те ИС, которые наиболее полно соответствовали конкретной системе. В ряде случаев это приводило к ощутимому сокращению стоимости оборудования.

Система команд первого 8-разрядного МП насчитывала 65 инструкций, причем значительно увеличилось число команд условных переходов, а также логических инструкций и команд сдвига. Новый кристалл мог адресовать память объемом до 16 Кбайт (объем ЗУ для МП типа i4040 не превышал 8 Кбайт). Его производительность по сравнению с 4-разрядными системами возросла в 2,3 раза.

Процессор с такими параметрами уже можно было применять для построения контрольноиспытательного оборудования, прецизионной измерительной техники и сложных промышленных контроллеров систем управления технологическими процессами. Однако i8008

имел свои недостатки. Объем и организация стека остались такими же, как и у i4040, и реализация операций с ним по - прежнему возлагалась на программиста. Узкий интерфейс с "внешним миром" ограничил количество управляющих сигналов процессора: в результате специалистам Intel пришлось использовать их шифрацию, что повлекло за собой необходимость установки дополнительного внешнего оборудования для формирования сигналов управления. В среднем для сопряжения процессора с памятью и устройствами ввода/вывода требовалось около 20 схем средней степени интеграции.

Вскоре после выхода i8008 появилась его усовершенствованная версия i8008-1. Модернизированный вариант работал уже на частоте 800 кГц при длительности машинного цикла 12,5 мкс. Увеличение в 1,5 раза производительности центрального процессора наряду с большим (по тому времени) объемом оперативной памяти послужило лучшей рекомендацией для активного использования кристалла в различных областях, начиная от промышленности и медицины и кончая военной электроникой и торговлей. По мере расширения сферы влияния МП и усложнения систем на его базе возросли и требования к нему со стороны проектировщиков оборудования.

Несмотря на значительный успех разработанного кристалла среди проектировщиков систем, ПО к этому времени уже с трудом вписывалось в 16 Кбайт, да и производительность прибора начинала не удовлетворять многих разработчиков. Кроме того, некоторые области применения настойчиво требовали расширения не только количества, но и номенклатуры периферийных устройств. Системщики уже с трудом могли обходиться без такой традиционной для мэйнфреймов и мини-ЭВМ периферии, как дисплеи, принтеры, накопители на магнитной ленте и дисках и т. п. Стало очевидно, что технические характеристики изделия превратились в фактор, сдерживающий его дальнейшее распространение.

Возможности р-канальной МОП-технологии для создания сложных высокопроизводительных МП были уже практически исчерпаны, поэтому направление главного удара перенесли на технологию n-МОП. Перед проектировщиками стояли не менее сложные проблемы - разработка эффективной системы команд, рассчитанной на широкий круг решаемых задач, при сохранении программной совместимости с предыдущей моделью, расширение объема адресуемой памяти, поддержка интенсивного ввода/вывода без существенной потери производительности процессора, совершенствование подсистемы обработки прерываний. Указанные причины привели к созданию нового прибора — i8080.

МП i8080 - триумф 8-разрядных систем, который появился 1 апреля 1974 г. Благодаря использованию технологии n-МОП с проектными нормами 6 мкм, на кристалле удалось разместить 6 тыс. транзисторов. При этом геометрические размеры самого кристалла по сравнению с i8008 увеличились незначительно. Следовательно, процент выхода годных изделий и ряд экономических показателей производства, включая себестоимость, удалось сохранить на достаточно высоком уровне. Тактовая частота процессора была доведена до 2 МГц, что в 2,5 раза превышало аналогичный параметр для i8008, а длительность цикла команды составила уже 2 мкс.

Несмотря на чисто внешнее сходство структур i8080 и i8008, схема нового процессора существенно отличалась от предшествующей модели. Объем памяти, адресуемой процессором, был увеличен в четыре раза и достиг 64 Кбайт (кстати, в то время ОЗУ такой емкости предлагали потребителям минимальные конфигурации многих мини-ЭВМ). В сочетании с эффективным механизмом обработки прерываний это давало им возможность широкого применения нового МП в сложных системах сбора и обработки информации различного назначения, особенно функционирующих в реальном масштабе времени. За счет использования корпуса с 40 выводами удалось разделить адресную и информационную шины процессора, в результате отпала необходимость применения дополнительных внешних схем для разделения потоков адресов и данных. Общее же количество микросхем, требовавшихся для построения системы в минимальной конфигурации, сократилось с 20 до 6, т. е. более чем в три раза. В регистровый файл были введены указатель стека, активно используемый при обработке прерываний, а также два программнонедоступных регистра для внутренних пересылок.

Поскольку предыдущий МП i8008 имел большой успех и для был наработан достаточно большой объем ПО, то сохранение разработчиками программной совместимости i8080 и i8008 было вполне естественным и разумным шагом. Именно поэтому в состав РОН нового процессора были включены основные рабочие регистры предыдущей модели. Правда, полной совместимости с i8008 достичь не удалось, так как процедуры обращения к подпрограммам и инструкции ввода/вывода МП i8080 в значительной степени отличались от соответствующих процедур и операций кристалла i8008, и при переводе систем со старого процессора на новый в некоторых

случаях программы приходилось полностью перерабатывать.

Включение в систему команд ряда инструкций, адресующих память с использованием трех пар регистров (в i8008 для этого выделялась одна пара), придало дополнительную гибкость. Реализация же блока РОН на основе статической, а не динамической памяти дала дополнительную экономию площади кристалла для размещения других схем процессора. Исключение аккумулятора из регистрового файла и введение его в состав арифметико - логического устройства упростило схему управления внутренней шиной, поскольку при этом отпала необходимость в ее использовании для передачи данных между сверхоперативной памятью и арифметико-логическим устройством (АЛУ) во время выполнения арифметических и логических операций.

Новым веянием в архитектуре МП стало использование многоуровневой системы прерываний по вектору. Такое техническое решение позволило довести общее число источников прерываний в системе до 256. Правда, до появления специализированных БИС контроллеров прерываний схема формирования векторов прерываний требовала применения до десяти дополнительных чипов средней степени интеграции.

Освобождение центрального процессора от управления ВУ и обмен данными между памятью системы и периферией, минуя ЦП, были уже достаточно давно и успешно реализованы в универсальных ЭВМ (IBM System 360 и др.). Таким образом, появление в кристалле i8080 механизма прямого доступа к памяти (ПДП) при работе с ВУ можно смело считать первым (но далеко не последним) ударом микропроцессоров по большим системам. ПДП открыл зеленую улицу для применения в микроЭВМ таких сложных устройств, как накопители на магнитных дисках и лентах, а также дисплеи на ЭЛТ, которые и превратили микроЭВМ в полноценную вычислительную систему.

Начиная с первого кристалла, Intel стала выпускать не отдельные чипы, а семейства БИС, рассчитанные на совместное использование. Помимо МП, в новый набор микросхем вошли ИС системных генератора и контроллера. Вскоре их пополнили БИС контроллера ПДП и контроллера прерываний. Благодаря хорошо продуманному составу комплекта, проектирование МПС на его базе в ряде случаев упростилось.

Следует отметить, что в эти годы разработчики систем все большее внимание стали уделять развитию мультипроцессорным универсальным МПС, которые в ту пору еще не стали привычным атрибутом вычислительных центров. Поэтому в начале 1976 г. стартовали работы по созданию 16-разрядного прибора, который впоследствии получил обозначение i8086.

МП i8086. Конечной целью нового проекта было получение 16-разрядного микропроцессора с производительностью, на порядок превышающей аналогичный параметр кристалла i8080 и позволяющего создавать многопроцессорные системы. Поставленная задача решалась за счет дальнейшего совершенствования архитектурных концепций, положенных в основу его предшественника. Был разработан сложный и исключительно удачный процессор в очень сжатые сроки.

Новый кристалл был анонсирован 8 июня 1978 г. Прибор изготавливался по высококачественной трехмикронной МОП-технологии с кремниевыми затворами (H-MOS), позволившей разместить на кристалле 29 тыс. транзисторов. Высокое быстродействие элементов (задержка 2 нс/вентиль) обеспечило тактовую частоту процессора 5 МГц, а 16-разрядная архитектура и 200-нс машинный цикл - производительность процессора, превышающую аналогичный параметр і8080 на порядок величины.

Программная совместимость с i8080 была, пожалуй, единственной, но вместе с тем и исключительно важной характеристикой, которая объединяла 86-й кристалл с его предшественниками. Структура процессора оказалась полностью пересмотренной. Прежде всего, прибор был разбит на два функциональных блока - операционный и интерфейсный, которые могли работать одновременно. В результате исполнение одной команды совмещалось во времени с выборкой следующей инструкции или данных из памяти. Более того, в МП появился регистровый файл команд, что давало дополнительную экономию времени при обращениях к памяти. Алгоритм работы операционного и интерфейсного блоков позволял вести обработку команд, находящихся в конвейере команд регистрового файла, одновременно с их вводом из программной памяти.

Возможность адресации 1 Мбайт ОЗУ и сегментация памяти могут быть отнесены к одним из наиболее существенных новшеств, предложенных инженерами Intel. В частности, сегментация памяти и большое число уровней прерываний были ориентированы на работу систем в многозадачном режиме, весьма актуальном для приложений управления.

Большая емкость ОЗУ позволяла перевести проекты построения сложных операционных и прикладных систем из области теории в сферу практической реализации. Наряду с поддержкой ввода/вывода по каналу прямого доступа к памяти i8086 обеспечивал адресацию до 64К портов программно-управляемого ввода/вывода. Это снимало практически любые ограничения при формировании крупных систем сбора и обработки информации. Микропроцессор имел два режима работы - минимальный и максимальный. Первый рассчитан на его использование в однопроцессорных системах и предполагал работу кристалла без БИС контроллера шины. Максимальный режим был ориентирован на применение МП в многопроцессорных системах и требовал наличия указанного контроллера. Таким образом, один и тот же процессор с одинаковым успехом мог применяться в системах различного класса.

Система команд процессора содержала 147 инструкций. Она позволяла решать задачи управления практически любой сложности. Появление среди них таких операций, как умножение и деление 16-разрядных чисел со знаком и без знака, команд обработки массивов данных, а также программно-управляемых прерываний дает все основания назвать этот кристалл универсальным, рассчитанным на использование не только в сложных контроллерах, но и в качестве центрального процессора ЭВМ общего назначения.

МП вышел в мощном сопровождении средств поддержки: вспомогательных БИС, средств разработки и отладки аппаратуры и системного ПО.

Использование микросхем i8086 в персональных компьютерах IBM предопределило дальнейшее развитие корпорации Intel как разработчика и изготовителя универсальных процессоров общего назначения.

Вычислительная мощь 16-разрядных приборов была поддержана арифметическим сопроцессором i8087, который позволил превратить МПС в достаточно мощный инструмент и для решения задач вычислительного характера. Более того, теперь и разработчики систем управления на базе 86-го МП получили возможность использовать интенсивную арифметическую обработку информации, для которой ранее служили мини-ЭВМ.

**Микропроцессоры второго поколения.** МП i80286 второго поколения был разработан к 1 февраля 1982 г. Оставшись 16-разрядным прибором, по производительности новый ЦП в 3 - 6 раз превзошел своего предшественника при тактовой частоте первой модификации 8 МГц. Благодаря использованию многовыводного корпуса разработчики смогли применить схему с раздельными шинами адресов и данных.

24 разряда адреса позволили обращаться к физической памяти объемом до 16 МБайт. Встроенная система управления памятью и средства ее защиты открывали широкие возможности использования МП в многозадачных средах. Кроме того, аппаратура i80286 обеспечивала работу с виртуальной памятью объемом до 1 Гбайт. Для поддержки устройства управления памятью система команд пополнилась еще 16 инструкциями.

МП имел два режима работы - реальный и защищенный. В первом случае он воспринимался как быстрый МП i8086 с несколько расширенной системой команд и прекрасно подходил тем потребителям, для которых, помимо скоростных характеристик, жизненно важным было сохранение существующего задела ПО. Работа в защищенном режиме позволяла использовать преимущества МП в полном объеме, и, прежде всего, большой объем основной памяти, дающий возможность работать ему в многозадачном варианте. Ведь основная проблема многозадачности была в том, что предыдущие модели МП исполняемые программы могли быть записаны по любому адресу памяти, даже в занятые ячейки памяти ранее исполнявшимися программами. Операционная система и другие приложения при этом были не защищены: в любой момент исполняемая программа могла затереть эти места в памяти и система не смогла бы в дальнейшем вести достоверные расчеты.

Со стороны разработчиков программных продуктов были попытки создать операционную систему, которая сама бы контролировала все действия программ. Но для этого пришлось отказаться от компиляции приложений в готовые машинные коды — они стали интерпретируемыми, а производительность упала раз в двадцать. Стало ясно, что без аппаратной акселерации контроля, т. е. без защищенного режима процессора не обойтись.

Суть работы защищенного режима состоит в следующем. Все свои команды процессор выполнял точно так же, как и в реальном режиме, но программистам пришлось использовать понятие «логического адреса». Логический адрес состоял из 32 бит: селектора (16 бит) и смещения (16 бит). При этом в сегментных регистрах теперь хранился не сегмент, а селектор. Селектор - это индекс в таблице дескрипторов.

Запись в таблице дескрипторов содержала всю необходимую информацию о некотором блоке памяти: его базовый адрес, размер всего блока, его тип (код или данные) и сведения о приоритете программы - владельца. Таким образом, каждый дескриптор полностью описывал один сегмент программы. Размер этого дескриптора был одинаков как для 286-х, так и для 386-х машин — 64 бита или 8 байт, но у 286-го старшие 16 бит не использовались. Существовала одна глобальная и несколько локальных таблиц. Глобальная присутствовала всегда и хранила информацию о сегментах операционной системы. Локальные таблицы были для всех остальных программ. Управление памятью в защищенном режиме всегда было связано с конкретной операционной системой и ее версией. В операционной системе (ОС) OS/2 2.0 каждой программе были доступны глобальная и локальная (своя) таблицы дескрипторов. Всем приложениям в ОС Windows 3.0 давалась одна общая локальная таблица.

Всеми преимуществами МП решила воспользоваться IBM, применив процессор в новой модели ПК типа АТ. К сожалению, защищенный режим 286-го обладал и недостатками: несмотря на возможность адресовать 16 Мб памяти, максимальный размер сегмента остался по-прежнему равным 64 Кб, затрудняя программистам работу с большими массивами данных. Режим работы с виртуальной памятью имел недостаток. Он заключался в том, что отсутствовал «прозрачный» для приложений способ перемещения данных операционной системой из памяти на жесткий диск - для реализации этого программам приходилось прибегать к разным ухищрениям вроде «запирания» и «отпирания» указателей на блок памяти.

В защищенном режиме отсутствовала совместимость с программами, написанными для реального режима МS-DOS. Переход из реального режима в защищенный был односторонним, для обратного перехода требовалась перезагрузка системы. Указанные недостатки и высокая потребность в высокопроизводительных МП стимулировали усилия специалистов Intel по разработке прибора следующего поколения. Увеличение тактовой частоты 286-го процессора сверх достигнутого предела в 16 МГц давалось уже слишком дорого, а кроме того, никак не устраняло узкого места системы, которым оставалась оперативная память. Помимо прочего, 286-й решил далеко не все проблемы, характерные для многозадачных сред.

У инженеров Intel было два пути кардинального повышения производительности процессора: 32-разрядная архитектура прибора и совершенствование тракта процессор - память. При этом эффективное функционирование МП под управлением многозадачных ОС требовало усовершенствования устройства управления памятью.

Микропроцессоры третьего поколения. МП i80386 третьего поколения был представлен 17 октября 1985 г. Использование КМОП-технологии с проектными нормами 1 мкм и двумя уровнями металлизации позволило разместить на кристалле 275 тыс. транзисторов и реализовать полностью 32-разрядную архитектуру МП. 32 разряда адреса обеспечили адресацию физической памяти объемом до 4 Гбайт и виртуальной памяти емкостью до 64 Тбайт. Встроенная в МП система управления памятью и защиты включала регистры преобразования адреса, механизмы защиты оперативной памяти и улучшенные аппаратные средства поддержки многозадачных ОС.

Помимо работы с виртуальной памятью допускались операции с памятью, имевшей страничную организацию. Предварительная выборка команд, буфер на 16 инструкций, конвейер команд и аппаратная реализация функций преобразования адреса значительно уменьшили среднее время выполнения команды.

Благодаря этим архитектурным особенностям, процессор мог выполнять 3 - 4 млн. команд в секунду, что примерно в 6 — 8 раз превышало аналогичный показатель для МП i8086. Безусловно, новый прибор остался совместимым со своими предшественниками на уровне объектных кодов.

Одной из наиболее любопытных особенностей рассматриваемой разработки компании было использование высокоскоростной кэш-памяти, позволившей существенно повысить производительность систем на базе 386-го процессора (еще один атрибут универсальных машин, который стал применяться в микропроцессорных системах). Для управления работой этой памятью была разработана БИС высокопроизводительного контроллера кэш-памяти типа i82385, с помощью которой формировался двухвходовой множественный ассоциативный кэш. Указанная БИС обеспечивала управление памятью емкостью до 32 Кбайт и высокий коэффициент удачных обращений.

Для реализации работы с числами с плавающей точкой был разработан математический сопроцессор, который выпускался в виде отдельного кристалла i80387, дополняя вычислительную мощь МП.

Особый интерес представляли три режима работы кристалла - реальный, защищенный и режим виртуального МП i8086. В первом обеспечивалась совместимость на уровне объектных кодов с устройствами i8086 и i80286, работающими в реальном режиме. При этом архитектура i80386 была почти идентична архитектуре 86-го процессора, для программиста же он вообще представлялся как МП i8086, выполняющий соответствующие программы с большей скоростью и обладающий расширенными системой команд и регистрами.

Одно из основных ограничений реального режима на практике было связано с предельным объемом адресуемой памяти, равным 1 Мбайт. От него свободен защищенный режим, позволяющий воспользоваться всеми преимуществами архитектуры нового МП. Размер адресного пространства в этом случае увеличивался до 4 Гбайт, а объем поддерживаемых программ - до 64 Тбайт.

Производителям ПО это позволяло задействовать достаточно гибкие методы разработки и создавать более крупные программные пакеты. Для конечных пользователей выполнение приложений, рассчитанных на работу в реальном и защищенном режимах, происходило без какихлибо функциональных отличий, поскольку управление обоими режимами базировалось на средствах ОС и специальном прикладном ПО. Однако системы защищенного режима обладали более высоким быстродействием и возможностями организации истинной многозадачности. Наконец, режим виртуального МП открывал возможность одновременного исполнения ОС и прикладных программ, написанных для МП і8086, і80286 и і80386. Поскольку объем памяти, адресуемой 386-м процессором, не ограничен значением 1 Мбайт, он позволял формировать несколько виртуальных сред і8086. Немаловажно, что эти среды могли порождаться в одно и то же время, а механизм защищенного режима обеспечивал ОС и ее прикладным задачам использование различных областей памяти. Благодаря таким возможностям аппаратуры, можно было вместо нескольких МП типа і8086 использовать один процессор і80386, сохранив львиную долю имевшегося ПО.

Примерно в этот же период IBM и Microsoft приступили к разработке новой многозадачной ОС с графическим интерфейсом пользователя.

Стремление удовлетворить запросы потребителей всех категорий привело Intel к созданию клона 386-го МП с 16- разрядной внешней шиной данных (при сохранении внутренней 32-разрядной архитектуры). Существующий прибор получил обозначение i80386SX и был анонсирован 16 июня 1988 г., а уже менее чем через полгода пользователям были предложены первые ПК на его основе. Поскольку эти модели стоили дешевле компьютеров с МП 80386DX, многие потребители вполне справедливо рассматривали их как начальную ступень в применении вычислительной техники. В конце 80-х годов степень интеграции микросхем приближалась к 1 млн. транзисторов на кристалле и 10 апреля 1989 г. Intel объявила о начале выпуска 32-разрядного прибора четвертого поколения - i80486, ставшего после устройств i8080 и i8086 еще одним долгожителем.

**Микропроцессоры четвертого поколения.** МП i80486. Архитектура нового МП отчасти напоминала строение своего предшественника, но вместе с тем имела и ряд коренных отличий. 1,2 млн. транзисторов позволили разработчикам реализовать на кристалле быстродействующую кэшпамять (L1) и математический сопроцессор. Такое техническое решение свело к возможному минимуму число чипов на плате и самым благоприятным образом сказалось на стоимости готовых систем.

В 486-м процессоре кэш-память имела объем 8 Кб и была предназначена для одновременного хранения данных и инструкций. Кэш-память имела 4-канальную наборно-ассоциативную архитектуру и работала на уровне физических адресов памяти. Она содержала 128 наборов по 4 строки размером по 16 байт. Кэш-память умела работать только со строками, и если процессор требовал какой-нибудь байт, отсутствующий в кэше, то кэш-контроллер загружал из ОЗУ всю 16-байтную строку, содержащую необходимый байт.

Выбор строки для замещения производился по алгоритму «псевдо-LRU», для этого каждому набору строк отводилось по 3 бита статистики использования. Алгоритм LRU (Least Recently Used) основан на поиске элемента, к которому дольше всего не было обращений. При каждом обращении к строке кэш-контроллер увеличивал на 1 соответствующий счетчик LRU. Приставка «псевдо» означает лишь несовершенство механизма работы, ведь под счетчик отводилось всего 3 бита, что дает всего 8 состояний счетчика. После 8-го обращения к строке счетчик обнулится, и соответствующая строка из самой «необходимой» станет самой «не необходимой» и будет прямым кандидатом на замещение.

В следующих модификациях 486-х процессоров (некоторые 486DX2 и все 486DX4) был реализован принцип Write Back. В этом варианте запись данных, если их старая копия уже присутствовала в кэш-памяти, производилась только в кэш-память, а запись в ОЗУ откладывалась.

Процессор i486 мог использовать и внешнюю кэш-память (L2), расположенную вне кристалла микросхемы процессора. В 486-м, как видно, появилось 2-х уровневой кэш. Очевидно, что даже если оба кэш работают на одной частоте, кэш-память L1 функционирует быстрее второго. Это связано с тем, что при чтении данных из кэш-памяти L2 процессор все равно вынужден делать несколько пустых тактов, хотя и меньше, чем при чтении из ОЗУ.

Объем L2 составлял от 256 до 512 Кб. В системных платах 386-х моделей L2 обычно не превышал 128 Кб (типичный объем - 64 Кб). В марте 1994-го Intel, выпустив 486DX4, увеличила объем L1 до 16 Кб, при этом он по-прежнему оставался общим для данных и для команд.

МП функционировал в трех режимах и был ориентирован на многозадачные среды. За счет интеграции математического сопроцессора в БИС, а также модернизации его архитектуры производительность на задачах вычислительного характера возросла в 3 - 4 раза. Общая же производительность 486-го превышала аналогичный параметр своего предшественника в 4 - 5 раз. Ровно через два года после выпуска i80486 появилась упрощенная версия кристалла (без сопроцессора), получившая обозначение i80486SX. Дальнейшее совершенствование пошло по пути увеличения тактовой частоты: были представлены версии на 50, 66, 75 и 100 МГц.

Микропроцессоры пятого поколения. Pentium P5. Выпуск высокопроизводительных МП Pentium P5 началось 22-го марта 1993 года. Это был первый процессор с двухконвейерной структурой. Он имел тактовые частоты 60 и 66 МГц. Частота шины совпадала с тактовой частотой процессора. Процессоры содержали более 3.1 млн. транзисторов и выпускались по технологии 0.80 мкм, а позже — 0.60 мкм. Размер L1 составлял 16 Кб - 8 Кб на данные и 8 Кб на инструкции. L2 размещался на материнской плате и мог иметь объем до 1 Мб. Процессор выпускался для разъема Socket 4.

Как показали результаты эксплуатации МП, простое наращивание тактовой частоты неоднозначно влияло на увеличение его производительности. В первую очередь это связано с большим разбросом во времени выполнения различных программ (приложений), связанных с разницей в производительности их различных компонентов. Так, например, разброс высоких и низких значений производительности относительно среднего значения компьютеров, построенных на процессорах 80486 и Pentium P5, составляет ориентировочно от 10 % до 20 %.

Оценка производительности здесь проводилась по индексу iCOMP (Intel Comparative Microprocessor Perfomance), который учитывает четыре главных аспекта производительности процессора при 32- и 16 - разрядных операциях: с целыми числами, числами с плавающей точкой, графикой и видео.

Поэтому разработчики Intel основное внимание уделяли не только повышению тактовой частоты МП, но и совершенствованию его архитектуры. Эта тенденция сохранилась у разработчиков МП и в настоящее время.

В марте 1994 года Intel выпустила МП Pentium P54. Процессор имел частоты от 75 до 200 МГц. Частота шины 50-66 МГц. Размер L1 остался прежним – 16 Кб (8 Кб на данные и 8 Кб на инструкции). L2 был расположен вне кристалла и мог иметь объем до 1 Мб. При производстве этого процессора Intel применяет более совершенный техпроцесс 0.50 мкм. Процессор содержал более 3.3 млн. транзисторов. Выпускался для разъема Socket 5, позднее Socket 7.

Репtium MMX (Р55) был выпущен 8 января 1997 года. Он пришел на смену МП Р54 в связи с появлением все большего числа мультимедийных приложений. В нем был реализован новый набор из 57 команд MMX (Multi Media eXtention), существенно увеличивающий производительность компьютера при работе с этими приложениями (от 10 до 60 %, в зависимости от оптимизации). МП выпускался с тактовыми частотами 166, 200 и 233 МГц. Тактовая частота шины составляла 66 МГц. По сравнению с Pentium P54 в нем был вдвое увеличен размер L1, который составил 32 Кб. Как и в предыдущих версиях L1 был разбит на два блока по 16 Кб для хранения данных и для инструкций. L2 находился на материнской плате и мог иметь объем до 1 Мб. Процессоры выпускались по 0.35 мкм технологии и состояли из 4.5 млн. транзисторов. Он рассчитан на использование с разъемом Socket 7.

**Микропроцессоры шестого поколения.** Pentium PRO (P6) был выпущен 1 ноября 1995 года. От предыдущего поколения их отличало применение технологии динамического исполнения инструкций - изменения порядка их исполнения, и архитектура двойной независимой шины. Добавилась еще одна шина, которая соединила процессор с L2, встроенным в ядро. В результате

этого впервые был применен L2, работающий на частоте процессора. Первоначальный размер L2 имел 256 Кб, позже достиг 1024 Кб. Максимальный размер – 2048 Кб. L1 остался прежним: 8 K6 + 8 K6. МП имел тактовые частоты 150, 166, 180, 200 МГц.

Процессоры Pentium PRO выпускались в корпусах SPGA (Staggered Pin Grid Array) с матрицей штырьковых выводов. В одном корпусе было установлено два кристалла — ядро процессора и L2 собственного изготовления. Устанавливался в Socket 8 с возможностью объединить до 4-х процессоров для симметричной мультипроцессорной обработки. Шина работала на частоте 60-66 МГц. При 32-битных вычислениях и многозадачности значительно превосходил по производительности предыдущие версии Pentium, но в 16-битных приложениях проигрывал ему. Процессор с тактовой частотой 150 МГц производился с использованием техпроцесса 0.60 мкм, более поздние модели — 0.35 мкм. Кристалл самого процессора состоял из более чем 5.5 млн. транзисторов, кэш-память содержала от 15.5 до 31 млн. транзисторов.

Репtium II (Klamath) появились 7 мая 1997 года. Эти процессоры объединили архитектуру Pentium PRO и технологию MMX. По сравнению с Pentium Pro удвоен размер L1 (16 Кб + 16 Кб). В процессоре была использована новая технология корпусов - картридж с печатным краевым разъемом, на который выведена системная шина: SECC (Single Edge Contact Cartridge). Выпускался в конструктиве Slot 1. На картридже размером 14×6.2×1.6 см установлена микросхема ядра процессора, несколько микросхем, реализующих L2, и вспомогательные дискретные элементы (резисторы и конденсаторы).

Такой подход можно считать шагом назад — у Intel уже была отработана технология встраивания в ядро кэша второго уровня. Но таким образом можно было использовать микросхемы памяти сторонних производителей. В свое время, Intel считала такой подход перспективным на ближайшие 10 лет, хотя через непродолжительное время отказалась от него. В то же время сохранилась независимость шины L2, которая тесно связана с ядром процессора собственной локальной шиной. Частота этой шины была вдвое меньше частоты ядра. Так что Pentium II имел большую L2, работающую на половинной частоте процессора.

Репtium II насчитывал около 7.5 млн. транзисторов только в процессорном ядре и выполнялся по технологии 0.35 мкм. Он имел тактовые частоты ядра 233, 266 и 300 МГц при частоте системной шины 66 МГц. При этом L2 работал на половинной частоте ядра и имел объем 512 Кб.

Для этих процессоров был разработан Slot 1, по составу сигналов схожий с Socket 8 для Pentium Pro. Однако Slot 1 позволяет объединять лишь пару процессоров для реализации симметричной мультипроцессорной системы, либо системы с избыточным контролем функциональности.

26 января 1998 году вышел процессор из линейки Pentium II (Deschutes). От Klamath отличался более тонким технологическим процессом — 0.25 мкм и частотой шины 100 МГц. Имел тактовые частоты 350, 400, 450 МГц. Выпускался в конструктиве SECC, который в старших моделях был сменен на SECC2 - кэш с одной стороны от ядра, а не с двух, как в стандартном Deschutes и измененное крепление кулера. Процессор состоял из 7.5 млн. транзисторов и выпускался для разъема Slot 1.

Репtium II OverDrive – процессор, вышедший 11 августа 1998 года, был предназначен для замены Pentium PRO на старых материнских платах. Он носил кодовое имя P6T. Имел частоту 333 МГц. Кэш первого уровня – 16 Кб на данные + 16 Кб на инструкции, кэш второго уровня имел размер 512 Кб, был интегрирован в ядро и работал на частоте процессора. Шина тактировалась частотой 66 МГц. МП содержал 7.5 млн. транзисторов и производился по техпроцессу 0.25 мкм.

Микропроцессоры Celeron (Covington) стали новой веткой в направлении технологии микропроцессоров, направленной на удешевление своей продукции. Он был выпущен как альтернативный вариант Pentium II, имевший довольно высокое соотношение «ценапроизводительность». МП был выпущен 15 апреля 1998 года и работал на тактовой частоте 266 МГц. Этот процессор по числу устройств в нем был «усеченным» Pentium II. Celeron был построен на базе ядра Deschutes и не имел кэш-памяти второго уровня. Это привело к снижению его производительности, но и существенно снизило его стоимость. Celeron работал на шине 66 МГц и повторял все основные характеристики своего предка — Pentium II Deschutes: L1 — 16 Кб + 16 Кб, ММХ, техпроцесс 0.25 мкм. 7.5 млн. транзисторов. Процессор выпускался без защитного картриджа - конструктив — SEPP (Single Edge Pin Package). Разъем - Slot 1.

Начиная с частоты 300 МГц, появились процессоры Celeron (Mendocino) с интегрированным в ядро L2, работающим на частоте процессора, размером 128 Кб. Он вышел 8

августа 1998. Благодаря высокоскоростному L1 имел хорошую производительность, сравнимую с Pentium II (при условии одинаковой частоты системной шины). Выпускались с тактовыми частотами от 300 до 533 МГц. 30 ноября 1998 года.

До 433 МГц выпускался в двух конструктивах: SEPP и PPGA. Некоторое время параллельно существовали Slot-1 (266 - 433 МГц) и Socket-370 (300A - 533 МГц) варианты, в конце концов, первый был вытеснен последним.

Сеleron (Mendocino) был шагом к Pentium III, но, работая на шине 66 МГц, не мог показать все преимущества интегрированного высокоскоростного L1. Так как L1 был интегрирован в ядро, значительно увеличилось количество транзисторов, из которых состоит процессор - 19 млн. Техпроцесс остался прежним – 0.25 мкм.

Для мощных систем Intel выпустил 29 июня 1998 года МП Pentium II Xeon - серверный вариант процессора Pentium II, пришедший на смену Pentium PRO. Он производился на ядре Deschutes и отличался от Pentium II более быстрой и более емкой (есть варианты с 1 или 2 Мб) кэш-памятью второго уровня. Выпускался в конструктиве SECC для Slot 2. Это тоже краевой разъем, но с 330 контактами, регулятором напряжения VRM, запоминающим устройством EEPROM. Способен работать в мультипроцессорных конфигурациях. L2, как и в Pentium PRO, полноскоростной. Только здесь он находится на одной плате с процессором, а не интегрирован в ядро. L1 – 16 Кб + 16 Кб. Частота шины – 100 МГц. Поддерживал набор инструкций ММХ. Процессор работал на частотах 400 и 450 МГц. Выпускался с применением техпроцесса 0.25 мкм. и содержал 7.5 млн. транзисторов.

Репtium III (Каtmai) был разработан к 26 февраля 1999 года и мало чем отличался от Репtium II. Он работал на такой же шине с первоначальной частотой 100 МГц, позже появились модели, работающие на шине 133 МГц. МП выпускался в конструктиве SECC 2 и был рассчитан на установку в разъем Slot 1. Кэш-память осталась прежней:  $L1-16~{\rm K}6+16~{\rm K}6$ , а  $L2-512~{\rm K}6$ . Они были размещены на процессорной плате и работали на половинной частоте процессора.

Главным отличием МП является расширение набора SIMD инструкций - SSE (Streaming SIMD Extensions). Также расширен набор команд MMX и усовершенствован механизм потокового доступа к памяти. Процессор работал на частотах 450-600 МГц, содержал 9.5 млн. транзисторов. Выпускался с применением техпроцесса 0.25 мкм.

Репtium III (Соррегтіпе) был выпущен 25 октября 1999 года. По сути, именно Соррегтіпе являєтся новым процессором, а не доработкой Deschutes. Новый процессор имел полноскоростной интегрированный в ядро L2 размером 256 Кб (Advanced Transfer Cache). Выпускался с использованием техпроцесса 0.18 мкм. Изменение технологии с 0.25 до 0.18 мкм позволило разместить на ядре большее число транзисторов и теперь их стало 28 млн. Правда, основная масса нововведенных транзисторов относится к интегрированному L2. Заметим, что L1 кэш остался без изменений. МП поддерживал наборы команд ММХ и SSE. Сначала выпускался в конструктиве SECC 2, но так как кэш был встроен в ядро процессора, процессорная плата оказалась ненужной, и только повышала стоимость процессора. Поэтому вскоре процессоры стали выходить в конструктиве FC-PGA (Flip-Chip PGA). Как и Celeron Mendocino, они работали в разъеме Socket 370. Соррегтіпе был последним процессором для Slot 1. Работал с шиной, имевшей частоту тактирования 100 и 133 МГц.

Репtium III (Tualatin) пришел на смену Coppermine 21 июня 2001 года. В это время на рынке уже присутствовали первые процессоры Pentium 4, и новый процессор был предназначен для испытания новой 0.13 мкм. технологии, а также для того чтобы заполнить нишу высокопроизводительных процессоров, так как производительность первых Pentium 4 была довольно низкой. Tualatin - это изначальное название глобального проекта Intel по переводу производства процессоров на 0.13-микронную технологию. Сами процессоры с новым ядром стали первыми продуктами, появившимися в рамках этого проекта. Изменений в самом ядре немного - добавилась только технология "Data Prefetch Logic". Она повышала производительность, предварительно загружая данные, необходимые приложению в кэш. Разъем для нового процессора остался прежним - Socket 370, а вот конструктив сменился на FC-PGA 2, который использовался в процессорах Pentium 4. От старого FC-PGA он в первую очередь отличается тем, что ядро было покрыто теплорассеивающей пластиной, которая также защищает его от повреждения при установке радиатора. МП Tualatin работали на шине с частотой 133 МГц и состояли из 44 млн. транзисторов. Поддерживали наборы инструкций ММХ и SSE. Процессор работал на частотах от 1 ГГц до 1.33 ГГц (Desktop Tualatin), и от 1.13 ГГц до 1.4 ГГц (серверный вариант).

Celeron (Coppermine Lite) были разработаны 29 марта 2000 года с целью, чтобы не терять

позиций на рынке бюджетных процессоров. Теперь это были абсолютно другие процессоры – Intel повторил опыт создания первых процессоров с названием Celeron: использовал ядро процессора Pentium III с обрезанным до 128 кб L2 и медленной шиной 66 МГц. Как видно из названия, процессор выполнен на ядре Coppermine с вдвое уменьшенным L2. Как и Pentium III Coppermine, новый Celeron, имел набор дополнительных команд SSE, быструю встроенную L1 и производится по той же технологической норме (0.18 мкм.), отличаясь только объемом L2 - 128 Кб против 256 Кб у Pentium III. Работает в том же разъеме Socket 370.

Первые процессоры появились с частотой 566 МГц и работали на шине 66 МГц. Позже, 3 января 2001 года, с выходом 800 МГц версии, Celeron перешел на более быструю 100 МГц шину. Максимальная частота этих процессоров составляла 1100 МГц. Кэш первого уровня: 32 Кб (16 Кб на данные и 16 Кб на инструкции). Процессор состоял из 28.1 млн. транзисторов.

2-го октября 2001 года, Intel переводит процессор Celeron на новое ядро — Tualatin. Еще никогда Celeron не был так близок к процессору Pentium. От Pentium III он отличался лишь более медленной 100 МГц шиной. В общем, оставив неизменным объем L2 и снизив частоту FSB до 100 МГц. Процессоры выпускались с тактовыми частотами от 900 МГц до 1400 МГц, состояли из 44 млн. транзисторов, поддерживали ММХ, SSE. Техпроцесс 0.13 мкм. Выпускаись в конструктиве FC-PGA 2, для разъема Socket 370.

Репtium III (Таппет) был построен на базе Pentium III Каtmai. Содержал 512, 1024 или 2048 Кб полноскоростной кэш памяти второго уровня. L1 - 16 Кб + 16 Кб. Выпускался с частотами 500 и 550 МГц с применением 0.25 мкм. техпроцесса и состоял из 9.5 млн. транзисторов. Работал на 100 МГц системной шине. Выпускался в конструктиве SECC для Slot 2. Был предназначен для использования в двух-, четырех-, восьмипроцессорных (и более) серверах и рабочих станциях.

С переходом Pentium III на новое ядро 25 октября 1999 года появилась и модификация МП Xeon (Cascades). По сути, это было модернизированное ядро Coppermine. Процессор имел от 256 КБ до 2048 Кб кэш памяти второго уровня, работал на частотах системной шины 100 и 133 МГц (в зависимости от версии). Выпускались процессоры с частотами от 600 до 900 МГц. Процессоры с частотой 900 МГц из первых партий перегревались и их поставки были временно приостановлены. Как и предшественник, Xeon Cascades был рассчитан на установку в разъем Slot 2. Выпускался с применением 0.18 мкм. техпроцесса и состоял из 28.1 млн. транзисторов Pentium 4 с NetBurst Micro-Architecture были предназначены для работы на частотах порядка нескольких гигагерц, Intel увеличило длину конвейера Pentium 4 до 20 ступеней (Hyper Pipelined Technology) за счет чего удалось даже при технологических нормах 0,18 мкм добиться работы процессора на частоте в 2 ГГц. Однако из-за такого увеличения длины конвейера время выполнения одной команды в процессорных тактах также сильно увеличивается. Поэтому компания провела доработку алгоритмов предсказания переходов (Advanced Dynamic Execution). L1 в процессоре претерпела значительные изменения. В отличие от Pentium III, она могла хранить и команды, и данные. Pentium 4 имел всего 8 Кб кэш данных. Команды, сохраняются в так называемом Trace Cache. Там они хранятся уже в декодированном виде, т.е. в виде последовательности микроопераций, поступающих для выполнения в исполнительные устройства процессора. Ёмкость этого кэша составляет 12000 микроопераций. В новом процессоре был расширен набор команд - SSE2. К 70 инструкциям SSE, добавились еще 144 новые инструкции. Одной из множества инноваций была совершенно новая 100 МГц шина, передающая по 4 пакета данных за такт - QPB (Quad Pumped Bus), что дает результирующую частоту 400 МГц.

Первым из линейки Pentium 4 был МП Willamette 423. Появившись 20 ноября 2000 года с частотами 1.4 и 1.5 ГГц, эти процессоры, изготовленные с применением техпроцесса 0.18 мкм, достигли частоты 2 ГГц. Процессор устанавливался в новый разъем Socket 423 и выпускался в конструктиве FC-PGA 2. Он состоял из 42 млн. транзисторов. Кэш 2-го уровня остался прежнего объема - 256 Кб. Ширина шины L2 составляет 256 бит, но латентность кэш-памяти уменьшилась в два раза, что позволило добиться пропускной способности кэша в 48 Гб при частоте 1.5 ГГц. Так как архитектура нового процессора была ориентирована в первую очередь на рост частоты, то первые процессоры Pentium 4 показали крайне низкую производительность. В большинстве задач 1.4 ГГц процессор уступал Pentium III Соррегтіпе, работающему на частоте 1000 МГц.

27 августа 2001 года, появились МП Willamette предназначенные для установки в новый разъем - Socket 478. Процессор повторял все характеристики своего предка, за исключением конструктива - mPGA и разъема Socket 478. Размеры процессора уменьшились благодаря тому, что теперь выводы сделаны непосредственно под ядром процессора. Этот процессор, как и предшественник, работал на частотах от 1.4 до 2.0 ГГц.

Pentium 4 Northwood — так называется следующее ядро, на котором выпускались процессоры Pentium 4. Переход на 0.13 мкм. техпроцесс позволил еще больше наращивать тактовую частоту, и увеличить кэш второго уровня до 512 Кб. Увеличилось и количество транзисторов, которые составляют процессор — теперь их стало 55 млн. Естественно, что осталась поддержка наборов инструкций ММХ, SSE и SSE2.

Первые процессоры на ядре Northwood появились 7 августа 2001 года с частотой 2.0 ГГц и частотой системной шины 400 МГц ( $4\times100$  МГц). МП Northwood, работают на частотах от 1.6 до 3.2 ГГц.

6-го мая 2002 года, Intel выпустила процессор на базе ядра Northwood с частотой системной шины 533 МГц ( $4\times133$  МГц) и тактовой частотой 2.26 ГГц. Так как модели с частотой шины 400 МГц выпускались с частотами до 2.6 ГГц, то и тут была применена буквенная маркировка.

14 апреля 2003 года выпускается процессор на все том же ядре Northwood, но уже с частотой системной шины 800 МГц ( $4\times200$  МГц) и тактовой частотой 3.0 ГГц. Позже, процессоры с 800 МГц системной шиной стали выпускаться с меньшими частотами – от 2.4 ГГц.

Репtium 4 XEON были представлены Intel 21 мая 2001 года, который базировался на ядре Willamette. Процессор выпущен в трех вариантах: 1.4 ГГц, 1.5 ГГц и 1.7 ГГц. Ядро процессора почти полностью идентично обычной версии Pentium 4 за исключением незначительных деталей. Это означает, что новый Xeon имеет все то, что есть в Pentium 4 – как достоинства новой архитектуры, так и ее недостатки.

Первые модели Хеоп выпускались с применением 0.18 мкм. техпроцесса, с ядром, практически полностью повторявшим Pentium 4 Willamette и носившем кодовое имя Foster. Процессор выпускался с тактовыми частотами до 2,0 ГГц. Он состоял из 42 млн. транзисторов. Кэш память первого уровня, как и у всех процессоров линейки Pentium 4, с архитектурой NetBurst, 8 Кб кэш данных. Кэш второго уровня – 256 Кб с улучшенной передачей данных (256 Кб Advanced Transfer Cache). Также как в Pentium 4 Willamette, в новом Хеоп применена 400 МГц системная шина (4×100 МГц) которая синхронно работает с двумя каналами памяти на частоте 400 МГц.

Исторически, линейки процессоров Intel Xeon (то есть Pentium II Xeon, Pentium III Xeon) всегда использовали отличный от обычных версий процессора конструктив. В то время как процессоры Pentium II и Pentium III выпускались в 242-контактном Slot 1 варианте, то их Xeon версии использовали 330-контактный разъем Slot-2. Большинство добавочных ножек использовалось для снабжения кристалла дополнительной энергией. С двумя мегабайтами L2 Pentium III Xeon потреблял больше энергии, чем его 256-килобайтный собрат. Аналогичная ситуация произошла и с новым Xeon. Если первые процессоры Pentium 4 Willamette, используют 423-контактный разъем, то в Xeon применяется 603-контактный интерфейс, предназначенный для использования в разъеме Socket 603. Процессор мог работать только в одно- или двухпроцессорных конфигурациях.

9 января 2002 года появляются процессоры Хеоп, сделанные на базе ядра Northwood с применением 0.13 мкм. техпроцесса, и оснащенные 512 Кб кэш памяти второго уровня. Кодовое название ядра — Prestonia. От своего предшественника Хеоп Foster отличается только увеличенной кэш-памятью и более совершенным техпроцессом. Процессоры работали на частотах от 1.8 ГГц, до 3.0 ГГц и состояли из 55 млн. транзисторов. В процессорах с ядром Prestonia впервые появилась поддержка Hyper-Threading.

12 марта 2002 года, выходит процессор Xeon MP. Изготовлен с применением 0.18 мкм. и оснащен 256 Кб кэш памяти второго уровня. Основное отличие от процессоров Xeon Foster возможность работать в многопроцессорных системах. Они работали на частотах от 1.4 до 1.6 ГГц. В этих процессорах осуществлена поддержка технологии Hyper-Threading (HT). Сущность этой технологии заключается в том, что один физический процессор с Hyper-Threading видится системой как два, что позволяет оптимизировать загрузку его ресурсов и повысить производительность. В каждый момент времени только часть ресурсов процессора используется при выполнении программного кода. Неиспользуемые ресурсы также можно загрузить работой например, задействовать для параллельного выполнения еще одного приложения (либо другого потока этого же приложения). НТ — это не настоящая многопроцессорность, ведь количество блоков непосредственно исполняющих команды не изменилось. Повысился лишь коэффициент их использования. Поэтому, чем лучше оптимизирована конкретная программа под НТ, тем выше будет выигрыш в производительности. По данным Intel, преимущество от НТ может достигать 30%, в то время как блоки, ее реализующие, занимают менее 5% общей площади кристалла

Репtium 4. Впрочем, даже идеально оптимизированные приложения могут, к примеру, обращаться к данным, которых нет в кэш-памяти процессора, заставляя его простаивать. Если сама архитектура NetBurst была рассчитана на повышение количества мегагерц, то Hyper-Threading наоборот, рассчитан на повышение выполняемой работы за один такт. Одной из причин достаточно позднего представления Hyper-Threading в Pentium 4 (поддержка существует не только в ядре Northwood, но даже в Willamette, однако была заблокирована) являлась относительно небольшая распространенность Windows XP — единственной ОС семейства Windows, полноценно поддерживающей новую технологию. Также технологию должен поддерживать чипсет и BIOS системной платы. Технологию Нурег-Threading поддерживает процессор Pentium 4 3.06 ГГц с частотой системной шины 533 МГц, а также все процессоры с частотой шины 800 МГц.

4 ноября 2002 года появляются процессоры Xeon MP, изготовленные с применением 0.13 мкм. техпроцесса. Эти процессоры, работающие на частотах 1.5 ГГц, 1.9 ГГц и 2.0 ГГц отличаются от своего собрата Xeon Prestonia не только возможностью работы в многопроцессорных конфигурациях, но и наличием интегрированной L3 размером 1 или 2 Мб. Благодаря этому увеличилось количество транзисторов, составляющих процессор до 108 млн.

18 ноября 2002 года появились процессоры Xeon работающие на 533 МГц ( $4 \times 133$  МГц) системной шине. Эти процессоры сделаны на ядре Prestonia, с применением 0.13 мкм. техпроцесса и состоят из 108 млн. транзисторов. Кэш - память второго уровня – 512 Кб, третьего уровня - 1 Мб. Процессоры Xeon на 533 МГц шине выпускаются с тактовыми частотами от 2.0 ГГц до 3.06 ГГц (вышел 10 марта 2003).

Pentium 4 HT начали выпускаться 14 ноября 2002 года. Он имеет частоту 3.06 ГГц, а системная шина тактировалась частотой 533 МГц с поддержкой технологии Hyper-Threading.

Сеleron (Willamette 128) был выпущен с целью вытеснения с рынка процессоров для Socket 370, а также, желая занять нишу бюджетных процессоров (где до этого был Celeron Tualatin. Ядро Willamette 128 архитектурно ничем не отличается от ядра Pentium 4 Willamette. Организация кэш - памяти и алгоритмы его работы не изменились, единственное отличие заключается в размере - 128 Кб кэш - памяти второго уровня вместо 256 Кб в оригинальном Pentium 4 Willamette. Естественно, охранен и форм-фактор Socket 478. 15 мая 2002 года появляется первый процессор с названием Сеleron, построенный на базе Pentium 4, с частотой 1.7 ГГц. Позже, 12 июня 2002 года появляется версия на 1.8 ГГц. Новый Celeron, как и раньше, использует 100 МГц системную шину, правда теперь уже с передачей 4-х сигналов за такт. Учетверенная 100 МГц системная шина наконец-то решает старую проблему Celeron - недостаток пропускной способности FSB. Celeron выполнен с применением 0.18 мкм. техпроцесса. Состоит из 42 млн. транзисторов. Выпускается с частотами 1.7 и 1.8 ГГц.

Следующее ядро процессора Celeron, это Northwood (с урезанной до 128 Кб кэш - памятью второго уровня). Первым процессором на этом ядре был Celeron 2.0 ГГц, который вышел 18 сентября 2002 года. Он, как и Celeron Willamette 128, полностью повторяет характеристики старшего брата Pentium 4 Northwood, за исключением шины, рассчитанной исключительно на 400 МГц ( $4 \times 100$  МГц) и кэш - памятью второго уровня размером 128 Кб. Применение 0.13 мкм. техпроцесса дает преимущество в виде хорошей разгоняемости. У ядра Northwood хороший частотный потенциал, поэтому запас для разгона есть.

В конце 2003 года Intel представила новое ядро для своих процессоров – Prescott. Эти процессоры изготовлены с применением 0.09 мкм. (90 нм) технологии. Ядро Prescott состоит из 125 млн. транзисторов, содержит 1 Мб кэш- - память второго уровня, увеличена кэш - память первого уровня до 32 Кб. Ядро обладает поддержкой технологии Hyper-Threading 2, дальнейшее развитие «многопроцессорности» в одном чипе. В МП добавлен новый набор инструкций (или расширен уже присутствующий), включающий 15 новых инструкций по переводу чисел с плавающей запятой в целые, арифметику комплексных чисел, специальные команды для декодирования видео, SIMD-инструкции для формата с плавающей запятой и процесс синхронизации потоков. Первые процессоры с этим ядром предназначены для работы на частотах 3.2 и 3.4 ГГц. Их корпуса совместимы с корпусами процессоров Pentium 4 Northwood.

На базе нового ядра продолжен выпуск процессоров линейки Celeron. Чипы Celeron на ядре Prescott быстрее предшественников на Northwood не только за счет возросшей тактовой частоты ядра. Они поддерживают системную шину с частотой 533 МГц, а объем их кэш - памяти увеличен со 128 до 256 кб. Celeron на ядре Prescott имеют частоты 2.8 и 3.06 ГГц. Pentium 4 Extreme Edition оснащен технологией HyperThreading, работает на системной шине 800 МГц, имеет тактовую частоту ядра 3.2 ГГц. Но главным его отличием от предшествующих Pentium 4

стало наличие интегрированной в кристалл кэш-памяти третьего уровня L3 объемом 2 Мб. Эта кэш-память дополняет стандартный кэш L2 512 кбайт и работает также на частоте ядра процессора. Таким образом, Pentium 4 Extreme Edition имеет кэш-память объемом 2.5 Мб. А также является единственным desktop процессором с кэшем третьего уровня, интегрированным в ядро.

Процессор Pentium 4 Extreme Edition позиционируется Intel главным образом для игрового рынка, хотя не исключено и его применение в производительных рабочих станциях. Процессор использует ядро от мультипроцессорных Xeon MP с интегрированной кэш-памятью L3. Его немного изменили с целью поддержки системной шины 800 МГц, уменьшения энергопотребления и др. и упаковали в стандартный корпус от Pentium 4.

В настоящее время Intel ведет активные работы по созданию следующих поколений кристаллов с проектными технологическими нормами 65 нм. Также ведутся разработки и есть работающие чипы, изготовленные с применением не только 0.065 мкм.техпроцесса, но и 45 нм, 32 нм и даже 22 нм.

За Prescott планируется выпуск МП на ядре Tejas с шиной 1066 МГц. На его основе будут представлены восемь различных процессоров с тактовыми частотами от 6 до 9.2 ГГц. После этого компания планирует представить ядро Nehalem, использующее системную шину 1200 МГц и позволяющее получить рабочую частоту свыше 10 ГГц. Nehalem будет основан на совершенно новой архитектуре. Это будет не модернизированный Pentium 4, как Prescott и Tejas. В нем будет применена система аппаратной защиты LaGrande, и по некоторым данным, использована более совершенная технология многопоточной обработки. Число транзисторов в чипе составит порядка 150-250 миллионов.