#### ●电路与设计

# DDS 芯片 AD9850 的工作原理及其与单片机的接口

武汉空军雷达学院 石雄 杨加功 彭世蕤

## Principle of DDS Chip AD9850 and Its Interface with MCU

Shi Xiong Yang Jiagong Peng Shirui

摘要:介绍了美国 AD 公司采用先进的直接数字频率合成 (DDS) 技术推出的高集成度频率合成器 AD9850 的工作原理、主要特点及其与 MCS51 单片机的接口,并给出了接口电路图和部分源程序。

关键词:直接数字频率合成(DDS); 控制字; 控制时序; 接口; AD9850

分类号: TN742.1 献标识码:B 文章编号:1006 - 6977(2001)05 - 0053 - 03

## 1 AD9850 简介

随着数字技术的飞速发展,用数字控制方法从一个参考频率源产生多种频率的技术,即直接数字频率合成(DDS)技术异军突起。美国 AD 公司推出的高集成度频率合成器 AD9850 便是采用 DDS 技术的典型产品之一。

AD9850 采用先进的 CMOS 工艺, 其功耗在3.3V 供电时仅为 155mW, 扩展工业级温度范围为-40~80℃, 采用 28 脚 SSOP 表面封装形式。AD9850 的引脚排列如图 1 所示,图 2 为其组成框图。图 2 中层虚线内是一个完整的可编程 DDS 系统,外层虚线内包含了 AD9850 的主要组成部分。

AD9850 内含可编程 DDS 系统和高速比较器,能实现全数字编程控制的频率合成。可编程 DDS 系统的核心是相位累加器,它由一个加法器和一个 N位相位寄存器组成,N一般为 24~32。每来一个外部参考时钟,相位寄存器便以步长 M 递加。相位寄存器的输出与相位控制字相加后可输入到正弦查询表地址上。正弦查询表包含一个正弦波周期的数字幅度信息,每一个地址对应正弦波中 0°~360°范围的一个相位点。查询表把输入地址的相位信息映射成正弦波幅度信号,然后驱动 DAC 以输出模拟量。

相位寄存器每过  $2^N$ / M 个外部参考时钟后返回到初始状态一次,相应地正弦查询表每经过一个循环也回到初始位置,从而使整个 DDS 系统输出一个正弦波。输出的正弦波周期  $T_0 = Tc 2^N$ / M,频率 fout = Mfc/  $2^N$ ,Tc fc 分别为外部参考时钟的周期和频率。

AD9850 采用 32 位的相位累加器将信号截断成 14 位输入到正弦查询表,查询表的输出再被截断成 10 位后输入到 DAC, DAC 再输出两个互补的电流。DAC 满量程输出电流通过一个外接电阻 Rset调节,调节关系为 Iset = 32(1.248V/ RSET), Rset的典型值是 3.9kΩ。将 DAC 的输出经低通滤波后接到 AD9850 内部的高速比较器上即可直接输出一个抖动很小的方波。其系统功能如图 3 所示。

AD9850 在接上精密时钟源和写入频率相位控




图 1 AD9850 引脚排列图




图 2 AD9850 的组成框图




图 3 AD9850 的系统功能框图

制字之后就可产生一个频率和相位都可编程控制的模拟正弦波输出,此正弦波可直接用作频率信号源或经内部的高速比较器转换为方波输出。在125MHz的时钟下,32位的频率控制字可使AD9850的输出频率分辨率达0.0291Hz;并具有5位相位控制位,而且允许相位按增量180°、90°、45°、22.5°、11.25°或这些值的组合进行调整。

## 2 AD9850 的控制字与控制时序

AD9850 有 40 位控制字, 32 位用于频率控制, 5 位用于相位控制, 1 位用于电源休眠 (Power down) 控制, 2 位用于选择工作方式。这 40 位控制字可通过并行方式或串行方式输入到 AD9850,图 4 是控制字并行输入的控制时序图,在并行装入方式中,通过 8 位总线 D0 ··D7 将可数据输入到寄存器,在重复 5 次之后再在 FQ - UD 上升沿把 40 位数据从输入寄存器装入到频率/相位数据寄存器 (更新DDS 输出频率和相位),同时把地址指针复位到第一个输入寄存器。接着在 W - CL K 的上升沿装入 8 位数据,并把指针指向下一个输入寄存器,连续 5 个W - CL K 上升沿后, W - CL K 的边沿就不再起作用,直到复位信号或 FO - UD 上升沿把地址指针复




图 4 控制字并行输入的时序图




图 5 控制字串行输入的时序图

位到第一个寄存器。在串行输入方式,W-CLK上 升沿把 25 引脚的一位数据串行移入,当移动 40 位 后,用一个 FQ-UD 脉冲即可更新输出频率和相 位。图 5 是相应的控制字串行输入的控制时序图。

AD9850 的复位 (RESET) 信号为高电平有效, 且脉冲宽度不小于 5 个参考时钟周期。AD9850 的 参考时钟频率一般远高于单片机的时钟频率,因此 AD9850 的复位 (RESET) 端可与单片机的复位端 直接相连。

值得一提的是:用于选择工作方式的两个控制位,无论并行还是串行最好都写成 00,并行时的 10、01和串行时的 10、01、11都是工厂测试用的保留控制字,不慎使用可能导致难以预料的后果。

## 3 单片机与 AD9850 的接口

AD9850 有两种与微机并行打印口相连的评估版,并配有 Windows 下运行的软件,可以作为应用参考,但运用单片机实现对 DDS 的控制与微机实现的控制相比,具有编程控制简便、接口简单、成本低,容易实现系统的小型化等优点,因此普遍采用MCS51 单片机作为控制核心来向 AD9850 发送控制字。

单片机与 AD9850 的接口既可采用并行方式, 也可采用串行方式,但为了充分发挥芯片的高速性 能,应在单片机资源允许的情况下尽可能选择并行 方式,本文重点介绍其并行方式的接口。

#### 3.1 I/O 方式并行接口

I/O 方式的并行接口电路比较简单,但占用单片机资源相对较多,图 6 是 I/O 方式并行接口的电路图,AD9850 的数据线  $DO\sim D7$  与 P1 口相连, FQ-UD和 W-CL K 分别与 P3.0(10 引脚)和 P3.1(11 引脚)相连,所有的时序关系均可通过软件控制实现。

将 DDS 控制字从高至低存放于




图 6 I/O 方式并行接口电路图

30H 至 34H 中,发送控制字的程序清单如下:

MOV RO, #05H MOV R1,#30H DD: MOV P1, @R1 SETB P3.1 P3.1 CLR INC R1 R0,DD DJNZ SETB P3.0 CLR P3.0 **END** 

在程序中,每将一字节的数据送到 P1 口后,必须将 P3.1(W-CL K)置高。在其上升沿,AD9850接收与 P1 口相连的数据线上的数据,然后将 P3.1置

低,并准备下一字节的发送,连续发送 5 个字节后,须将 P3.0(FQ-UD) 再次置高,以使 AD9850 根据 刚输入的控制字更改频率和相位输出,随后再置 P3.0 为低,准备下一组发送。单片机的 P3.0、P3.1 引脚为串行口,当被占用时,W-CL K和 FQ-UD 引 脚也可与其它 I/O 脚相连,这时需要修改相应的发 送程序。

### 3.2 总线方式并行接口

总线方式并行接口占用的单片机资源较少,在这种方式下,AD9850仅作为一扩展芯片而占用外部 RAM 的一段地址,必要时也可以只占用一个地址。图7是总线方式并行接口的电路原理图。同样将 DDS 控制字从高至低存放于 30H 至 34H 中,发送控制字的程序清单如下:

MOV R0.#05H MOV R1,#30H MOV DPTR, #0700H DD: MOV A, @R1 MOVX @DPTR.A INC RI DJNZ R0,DD MOVX A, @DPTR **END** 

AD9850 的 W-CL K 和 FQ-UD 信号都是上升沿有效,用 MOVX @DPTR,A 指令向 AD9850 传送控制字时,由 74F138 将高八位地址的低三位译码,其输出经反相并与反相后的信号相与得到一上升沿送至 AD9850 的 W-CL K 脚,此时已送到总线




图 7 总线方式并行方式接口的电路原理图

#### ●申路与设计

# 用 MR9830 构成的电子变压器

胡兵

### Electronic Transfomer with MR9830

Hu bing

摘要: MR9830 是三菱公司推出的一体化功率模块,通常用于日光灯及节能灯的电子镇流器,它所需外围元件极少。文中介绍了 MR9830 的性能和常规应用. 并重点介绍了它在电子变压器上的应用电路。

关键词:电子变压器; MR9830; 电子镇流器; 死区

分类号: TM 42 文献标识码:B 文章编号: 1006 - 6977(2001)05 - 0056 - 02

## 1 概述

MR9830 是一种集振荡、推动和功率输出于一体的厚膜电路模块。它所需的外围元件极少,制作电子镇流器十分方便,而且工作可靠、价格低廉。MR9830 内部由振荡电路、占空比及死区控制电路、推动电路和半桥功率输出电路等组成,其内部结构框图如图 1 所示。

MR9830 内部具有一个类似于 555 时基电路




图 1 MR9830 的内部结构

的自激振荡器。通过选择外部定时电容可以得到 1kHz~100kHz 的振荡频率,频率与外部电容的关 系为:

$$f = 71 \times 10^{-6} / C_f$$

MR9830 内部的重要电路之一是死区控制电路。一般的电子镇流器电路中的推挽输出管并不完全处于一开一关的理想状态,而往往是一只管子尚未完全截止,另一只管子已开始导通,虽然由于强烈的正反馈作用,推挽管电流波形的前后沿很陡峭,但仍避免不了重叠导通时间区的存在,因而这种功率开关管很易损坏。而 MR9830 在两只输出功率开关管一断一通的转换时刻设置了一个两管皆为截止态的时间区(也称"死区"),从而根除了两只功率开关管出现同时导通的可能。

MR9830 的功率输出是两只 MOSFET 功率开 关管构成的半桥功率输出级, 具有 2.5A 的电流容量。由于其耐压可达 600V, 所以可用 220V 交流市

上的数据将被 AD9850 接收,连续五次将 40 位的控制字全部发送以后,用 MOVX A,@DPTR 指令产生 FQ-UD 信号,使 AD9850 更改输出频率和相位,此时读入到单片机内的数据实际上无任何意义。图7中 AD9850 的地址为 0700H。

上述两种接口方式经实际应用证明:工作可靠,效果良好。单片机与 AD9850 的串行接口可参照有关资料进行设计。上述接口电路和程序也适用于与 AD9850 脚对脚兼容的 AD9851,值得注意的是: AD9851 的控制字与 AD9850 控制字中个别位的定

义稍有区别,编程时应予以注意。

#### 参考文献

- Analog Devices Inc. CMOS 125MHz Complete DDS Synthesizer Data Sheet. 1996
- 李柯等. 一种高性能的 DDS 芯片 AD9850.
  DDS 技术与应用研讨会论文集,1997. 12
- 3. 石雄等. 125MHz 时钟 DDS 频率合成器 AD9850 的原理与应用. 力源电子工程,2000. 114

收稿日期:2000 - 10 - 13 咨询编号:010523