ĐẠI HỌC QUỐC GIA TP. HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC
CÔNG NGHỆ THÔNG TIN

CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM
Độc Lập - Tự Do - Hạnh Phúc

ĐỀ CƯƠNG CHI TIẾT

TÊN ĐỀ TÀI TIẾNG VIỆT: THIẾT KẾ BỘ VI XỬ LÝ DỰA TRÊN KIẾN TRÚC TẬP LỆNH RISC-V RV32I VÀ MỞ RỘNG MA TRẬN SỐ NGUYÊN

TÊN ĐỀ TÀI TIẾNG ANH: DESIGNING A MICROPROCESSOR BASED ON RISC-V RV32I AND INTEGER MATRIX EXTENSION

Cán bộ hướng dẫn:
1.ThS. Thân Thế Tùng
2.KS. Trần Đại Dương

Thời gian thực hiện: Từ ngày 23/01/2026 đến ngày 05/06/2026

Sinh viên thực hiện: Trần Nguyên Giáp - 22520365

Nội dung đề tài

Tổng quan đề tài:

Các phép nhân–cộng ma trận chiếm phần lớn thời gian trong nhiều thuật toán, nhưng khi thực hiện trên bộ xử lý đa dụng bằng lệnh thông thường thì hiệu năng thấp do nhiều lệnh và hạn chế song song dữ liệu.

Dự án RISC-V Matrix Extension của Stream Computing [1] đề xuất tập lệnh ma trận dựa trên mô hình xử lý theo khối (tile-based). Cách tiếp cận này giúp tăng hiệu năng cho các bài toán trí tuệ nhân tạo và học sâu. Tuy nhiên, độ phức tạp của tập lệnh cao và thường đi kèm kiến trúc phần cứng có kích thước lớn.

XuanTie Matrix Multiply Extension (MME) của Alibaba [2] là một mở rộng ma trận theo hướng công nghiệp, với tập thanh ghi và lệnh load/store riêng. Giải pháp này đạt hiệu năng cao nhưng làm tăng đáng kể độ phức tạp kiến trúc. Cách tiếp cận dựa trên RVV cũng tăng tốc phép nhân ma trận, nhưng phụ thuộc chặt chẽ vào RVV và không áp dụng trực tiếp cho các lõi chỉ hỗ trợ RV32I.

Dự án Quadrilatero [3] đề xuất một Matrix ISA gọn nhẹ dưới dạng bộ đồng xử lý kết nối với lõi RV32I. Thiết kế này phù hợp với các hệ thống công suất thấp. Tuy vậy, các lệnh ma trận chưa được tích hợp sâu như một phần mở rộng nội tại của lõi xử lý.

Arm Scalable Matrix Extension (SME) [4] là phần mở rộng tập lệnh ma trận của Arm. SME được thiết kế nhằm tăng tốc các phép nhân–cộng ma trận trong các ứng dụng AI và HPC. Tuy nhiên, SME đòi hỏi phần cứng phức tạp và sử dụng nhiều tài nguyên. Do đó, hướng tiếp cận này chủ yếu phù hợp với các bộ xử lý hiệu năng cao. Điều này khác với đề tài, vốn tập trung vào việc mở rộng RV32I bằng Matrix ISA gọn nhẹ, hướng tới các hệ thống hạn chế tài nguyên và hiện thực trên FPGA.

Intel Advanced Matrix Extensions (AMX) [5] là phần mở rộng tập lệnh ma trận của Intel. AMX được thiết kế nhằm tăng tốc các phép nhân–cộng ma trận trong các ứng dụng AI. Tuy nhiên,

AMX có yêu cầu phần cứng phức tạp và tiêu tốn nhiều tài nguyên. Do đó, AMX chủ yếu phù hợp với các bộ xử lý hiệu năng cao. Hướng tiếp cận này khác với đề tài, vốn tập trung vào việc mở rộng RISC-V RV32I gọn nhẹ cho các hệ thống hạn chế tài nguyên và hiện thực trên FPGA.

Đề tài hướng tới thiết một bộ vi xử lý dựa trên kiến trúc tập lệnh RISC-V RV32I, được mở rộng thêm Matrix ISA đơn giản, tập trung vào việc tích hợp các lệnh ma trận vào kiến trúc lõi nhằm nâng cao hiệu quả xử lý các phép toán ma trận so với cách thực thi scalar truyền thống.

Tài liệu tham khảo:

[1] Stream Computing, RISC-V Matrix Extension Introduction, RISC-V International, 2020.
[2] Alibaba XuanTie Team, "XuanTie Matrix Multiply Extension Instructions," RISC-V International Blog, Feb. 2023.
[3] D. Cammarata, M. Perotti, M. Bertuletti, A. Garofalo, P. D. Schiavone, D. Atienza, and L. Benini, "Quadrilatero: A RISC-V Programmable Matrix Coprocessor for Low-Power Edge Applications,", 2025.
[4] Arm Ltd., Arm Architecture Reference Manual Supplement – Scalable Matrix Extension (SME), 2021.
[5] Intel Corporation, Intel® 64 and IA-32 Architectures Software Developer's Manual, Volume 1: Basic Architecture – Advanced Matrix Extensions, 2021.

Mục tiêu của đề tài:

Thiết kế bộ vi xử lý dựa trên kiến trúc tập lệnh RISC-V RV32I và ma trận nhằm hỗ trợ hiệu quả cho các phép toán ma trận thường gặp trong các ứng dụng xử lý số và học máy cơ bản.

Từ mục tiêu tổng quát trên, đề tài được chia thành các mục tiêu cụ thể như sau:

1. Thiết kế được bộ vi xử lý RISC-V RV32I với pipeline 5 tầng, đáp ứng đúng đặc tả tập lệnh và nguyên lý hoạt động của kiến trúc RISC-V.
2. Thiết kế được bộ đồng xử lý ma trận (Matrix Coprocessor) để thực thi các lệnh ma trận mở rộng, bảo đảm khả năng phối hợp hiệu quả với lõi RV32I thông qua cơ chế điều khiển và trao đổi dữ liệu.
3. Kiểm chứng thành công tính đúng đắn của thiết kế thông qua mô phỏng phần mềm và phần cứng, so sánh kết quả giữa mô phỏng mức tập lệnh (ISA) và mô phỏng RTL.
4. Bộ vi xử lý và bộ đồng xử lý ma trận hoạt động chính xác trên FPGA.

Phương pháp thực hiện:

1. Phương pháp nghiên cứu tài liệu: Tìm hiểu kiến trúc tập lệnh RISC-V RV32I và đặc tả về bộ đồng xử lý ma trận của RISC-V.
2. Phương pháp thiết kế: FPGA Design Flow.
3. Phương pháp mô phỏng và đánh giá: Xây dựng testbench cho từng khối và toàn hệ thống. Mô phỏng kiểm tra tính đúng đắn, đo lường hiệu năng (CPI, tần số...), đánh giá tài nguyên phần cứng sử dụng.
4. Phương pháp thực nghiệm: Hiện thực và kiểm tra thiết kế trên FPGA.

Các nội dung chính và giới hạn của đề tài:

- Nội dung thực hiện:

1. Tìm hiểu kiến trúc tập lệnh RISC-V RV32I.

2. Tìm hiểu đặc tả về bộ đồng xử lý ma trận của RISC-V và các tập lệnh.
3. Thiết kế bộ vi xử lý và bộ đồng xử lý ma trận.
4. Mô phỏng và kiểm tra chức năng hệ thống với các chương trình kiểm thử mẫu.
5. Tổng hợp, đo đạc tài nguyên, tần số hoạt động.
6. Thực nghiệm thiết kế trên FPGA.

- Giới hạn của đề tài:

1. Lệnh nhân 2 ma trận chỉ thực hiện nhân 2 ma trận số nguyên, không hỗ trợ floating point.
2. Lệnh mức phần tử (Element-wise) chỉ thực thi toán tử cho số nguyên (Integer Arithmetic).
3. Không triển khai các lệnh: Data Broadcast, Matrix Pack, và Matrix Slide.
4. Bộ vi xử lý không hỗ trợ các lệnh: ecall và ebreak.

- Cách đánh giá hệ thống:

1. Các chỉ số hiệu năng như độ trễ pipeline, số chu kỳ thực thi trung bình (CPI), tần số hoạt động tối đa (FMAX) và mức sử dụng tài nguyên phần cứng (LUTs, FFs, BRAM) sẽ được tổng hợp để đánh giá và so sánh với các đề tài khác.
2. Thiết kế sẽ được kiểm tra chức năng thông qua testbench mô phỏng, sử dụng các mẫu thử ngẫu nhiên và có kiểm soát, nhằm xác nhận tính đúng đắn của các lệnh và đường dữ liệu chính.

Kế hoạch thực hiện:

Công việc	Tháng 1	Tháng 2	Tháng 3	Tháng 4	Tháng 5
Tìm hiểu lý thuyết	X				
Tìm hiểu đặc tả	X				
Thiết kế		X			
Mô phỏng và kiểm tra chức năng			X		
Đánh giá thiết kế				X	
Thực nghiệm thiết kế trên FPGA				X	
Viết báo cáo					X

Xác nhận của CBHD

(Ký tên và ghi rõ họ tên)

THÂN THẾ TÙNG **TRẦN ĐẠI DƯƠNG**

TP. HCM, ngày 09 tháng 02 năm 2026

Sinh viên

(Ký tên và ghi rõ họ tên)

TRẦN NGUYÊN GIÁP