
Ejercicios

1. Implementar un MUX 2:1 de 16-bits.

Lo que hice fue implementar un MUX 2:1 con un operador ternario (si sel es 1 out es in_2 de lo contrario es in_1) pero con los dos inputs y output como arrays [15:0] bits

Puse al input 1 como 16 ceros y al 2 como 16 unos mediante un for loop

Estos son los resultados:



- 2. Implementar los siguientes MUX :a) MUX 2:1 de 16 bits, b) MUX 8 : 1 de 16-bits, c) MUX 16:1 de 16-bits. TIP: Usar un módulo small (repetir) dentro del top.
 - a) se encuentra en el ejercicio 1
 - b) Hice uso de 7 MUX 2:1 para crear un MUX 8:1

testbench:

(estuve como demente 2 días intentando que los selectores del MUX sigan un orden creciente y la única manera en la que logré conseguirlo fue así, sigo sin entender el por qué de ello)

```
always # set1 = set1;
always # set2 = set2;
always # set3 = set3;
always # set3 = set1;
always # set2 = set2;
always # set3 = set3;
always # set3 = set2;
always # set3 = set3;
```

c) Y para crear el MUX 16:1 use dos MUX 8:1 y un MUX 2:1

```
input [15:0] in 1, in 2, in 3, in 4, in 5, in 6, in 7, in 8, in 9, in 10, in 11, in 12, in 13, in 14, in 15, in 16, sel 1, sel 2, sel 3, sel 4, out 1);
input [15:0] in 1, in 2, in 3, in 4, in 5, in 6, in 7, in 8, in 9, in 10, in 11, in 12, in 13, in 14, in 15, in 16;
input sel 1, sel 2, sel 3, sel 4;
wire [15:0] wi 1, wi 2;

output [15:0] out 1;
ejercicio 2 b al 0(in 1, in 2, in 3, in 4, in 5, in 6, in 7, in 8, sel 1, sel 2, sel 3, wi 1);
ejercicio 2 b al 1(in 9, in 10, in 11, in 12, in 13, in 14, in 15, in 16, sel 1, sel 2, sel 3, wi 2);
ejercicio 1 al 20(wi 1, wi 2, sel 4, out 1);
Termite
```

testbench y resultados:

- 3. Implementar los siguientes DEMUX (operación inversa al MUX):a) DE-MUX 1:2 de 16 bits, b) MUX 1 : 8 de 16-bits, c) MUX 1:16 de 16-bits. TIP: Usar un módulo small (repetir) dentro del top.
 - a) Según lo que entendí como demux recibe un valor y este decide según el selector donde va a dejar salir ese valor.

Con esa idea hice un operador ternario que hace lo dicho antes.

```
module ejercicio_3_a(in_1,sel_1, out_1, out_2);
    input [15:0] in_1;
    input sel_1;
    output [15:0] out_1, out_2;
    assign out_1 = (in_1 && ~sel_1)?in_1:0;
    assign out_2 = (in_1 && sel_1)? in_1:0;
endmodule
```

testbench y resultados:

b) Y como en el MUX 8:1 aquí hice uso de 7 DEMUX 1:2

```
vim ejercicio_3_b.v

input [15:0] in_1;
    input sel_1, sel_2, sel_3, out_1, out_2, out_3, out_4, out_5, out_6, out_7, out_8);
    input sel_1, sel_2, sel_3;
    output [15:0] out_1, out_2, out_3, out_4, out_5, out_6, out_7, out_8;
    wire [15:0] wi_1, wi_2, wi_3, wi_4, wi_5, wi_6;
    ejercicio_3_a al(in_1, sel_3, wi_1, wi_2);
    ejercicio_3_a a2_1(wi_1, sel_2, wi_3, wi_4);
    ejercicio_3_a a2_1(wi_2, sel_2, wi_5, wi_6);

    ejercicio_3_a a3_0(wi_3, sel_1, out_1, out_2);

Termitercicio_3_a a3_1(wi_4, sel_1, out_3, out_4);
    ejercicio_3_a a3_2(wi_5, sel_1, out_5, out_6);
    ejercicio_3_a a3_3(wi_6, sel_1, out_7, out_8);

vendmodule
```

testbench y resultados:

```
| Termite | Sel |
```

(lamento el formato pero al parecer los tabs desvian los valores muy a la derecha)

c) Lo mismo aquí use dos DEMUX 1:8 y un DEMUX 1:2

testbench y resultados

000000000000000	0000000000000000			10 - 10 Tell 10 - 10 - 10 - 10 - 10 - 10 - 10 - 10	550		
	A A 1	0000000000000000	0000000000000000	0000000000000000	0000000000000000	0000000000000000	0000000000000000
	000000000000000	0000000000000001	0000000000000000	0000000000000000	0000000000000000	0000000000000000	0000000000000000
	0000000000000000						
		000000000000000	0000000000000000	0000000000000000	000000000000000	0000000000000001	0000000000000000
	000000000000000	000000000000000	000000000000000	0000000000000000	000000000000000	000000000000000	0000000000000000
	0000000000000000						
		000000000000000	0000000000000000	0000000000000000	0000000000000000	000000000000000	0000000000000000
	000000000000000	000000000000000	0000000000000000	0000000000000000	000000000000000	0000000000000001	0000000000000000
	000000000000000						
		000000000000000	000000000000000	0000000000000001	0000000000000000	0000000000000000	0000000000000000
	0000000000000000	000000000000000	0000000000000000	0000000000000000	0000000000000000	000000000000000	0000000000000000
	000000000000000						
		000000000000000	000000000000000	0000000000000000	0000000000000000	000000000000000	0000000000000000
	000000000000000	0000000000000000	000000000000000	0000000000000001	0000000000000000	0000000000000000	00000000000000000
	000000000000000						
		000000000000000	0000000000000000	0000000000000000	0000000000000000	000000000000000	0000000000000000
	0000000000000000	0000000000000000	0000000000000000	0000000000000000	0000000000000000	0000000000000000	00000000000000000
	000000000000000						
7: 0		000000000000000	0000000000000000	0000000000000000	0000000000000000	000000000000000	0000000000000000
	000000000000000	000000000000000	0000000000000000	0000000000000000	0000000000000000	0000000000000000	0000000000000000
	0000000000000000						
		000000000000000	0000000000000001	0000000000000000	000000000000000	000000000000000	0000000000000000
	000000000000000	000000000000000	0000000000000000	0000000000000000	000000000000000	0000000000000000	0000000000000000
	0000000000000000						
		000000000000000	000000000000000	0000000000000000	000000000000000	000000000000000	0000000000000000
	000000000000000	000000000000000	0000000000000000001	8666666666666	000000000000000	000000000000000	0000000000000000
	000000000000000						
		000000000000000	000000000000000	0000000000000000	0000000000000000	0000000000000000	0000000000000001
	000000000000000	000000000000000	0000000000000000	0000000000000000	0000000000000000	000000000000000	0000000000000000
	000000000000000						
		0000000000000000	0000000000000000	0000000000000000	0000000000000000	0000000000000000	0000000000000000
	000000000000000	000000000000000	0000000000000000	0000000000000000	0000000000000000	0000000000000000	0000000000000001
	000000000000000						
14.		000000000000000	000000000000000	0000000000000000	0000000000000001	0000000000000000	0000000000000000
	000000000000000	0000000000000000	0000000000000000	0000000000000000	0000000000000000	000000000000000	0000000000000000
	000000000000000						
13: 1	1 0 1	000000000000000	000000000000000	000000000000000	000000000000000	000000000000000	0000000000000000
	000000000000000	0000000000000000	0000000000000000	0000000000000000	00000000000000001	0000000000000000	00000000000000000
	0000000000000000						
	1 1 0	0000000000000000	000000000000000	000000000000000	000000000000000	0000000000000000	0000000000000000
	00000000000000001	000000000000000	0000000000000000	0000000000000000	000000000000000	0000000000000000	0000000000000000
	000000000000000						
15: 1	1 1	0000000000000000	000000000000000	0000000000000000	0000000000000000	0000000000000000	0000000000000000
	000000000000000	000000000000000	000000000000000	0000000000000000	000000000000000	000000000000000	0000000000000000
00000000000000000	00000000000000001						

4. Implementar un decoder 3-8 (m -2 m). Asumir 1-bit input enable, m-bit input n[m -1: 0], y 2 m -bit output d[2 m -1: 0. Si enable=1, luego 11-bit d[n] = 1, los otros bits son 0; si enable=0, todos los bits del output d[2 m -1: 0 son 0. Tip: definir las funciones booleanas de Fig. 1 y analizar la Fig. 2.

Gracias a a Fig. 1 pude darme cuenta que el output prendía uno de sus bits dependiendo del los valores del input y el enable, la manera como lo implemente es como las anteriores.. con un operador ternario, pero esta vez dependiendo del input retorna el enable o 0 y en caso de que el enable sea 0 el output siempre va a ser 00000000.

```
module ejercicio 4 (in 1, en, out 1);
    input [2:0] in 1;
    input en;
    output [7:0] out 1;

assign out 1[0] = in 1 == 0? en : 0;
    assign out 1[1] = in 1 == 1? en : 0;
    assign out 1[2] = in 1 == 2? en : 0;
    assign out 1[3] = in 1 == 3? en : 0;
    assign out 1[4] = in 1 == 4? en : 0;
    assign out 1[5] = in 1 == 5? en : 0;
    assign out 1[6] = in 1 == 6? en : 0;
    assign out 1[7] = in 1 == 7? en : 0;
endmodule
```

testbench y resultados

```
VCD info: dumpfile ejercicio 4.vcd opened for output.
              000 00000001
               001
                      00000010
                     00000100
                      00001000
               100
                      00010000
                      00100000
                      01000000
                      10000000
                      00000000
               000
               001
                      00000000
ejercicio 4
```


5. Implementar un encoder 8-3 con prioridad (operación inversa del decoder). Tiene un máximo de 2 m inputs y m outputs. Cada input tiene una prioridad asignada. En nuestro priority encoder, ver Fig. 3), el input d[7] tiene la más alta prioridad y d[0] la más baja prioridad. El valor x es "don't care", pudiendo ser 1 o 0, sin efecto sobre el output. La tabla de verdad lista todas las combinaciones de inputs d[7:0] y enable. Tip: definir las funciones booleanas y analizar el output esperado (Fig. 4). Usar casex.

En mi enconder se verifica primero si el enable no es 0, en caso este sea 0 el valor del output siempre va a ser 0, en caso contrario dependiendo del bit con más prioridad del input se genera un output.

Analizando la tabla de verdad de la Fig. 3 me di cuenta que el valor de g depende del en y del input, con esa info hice un operador ternario que recibe a los anteriores valores para generar un output de g.

testbench y resultados

A diferencia de la Fig. 4 lo que yo elegí como output fue probar todos los 257 casos posibles, como se puede ver en la imagen debajo de esta, debido a que es una cantidad enorme de outputs no podre ponerlos todos aquí, pero usted es libre de probar.



6. Implementar un barrel shifter de 32-bit input hacia izquierda o derecha de 0 a 31 bits, basado en el right input y 5-bit sa input (cantidad). Usar un input arithmetic que indica si se debe realizar un logical shift o un arithmetic shift cuando right es 1. Un logical shift right inserta ceros en las posiciones de bits vacías, y un arithmetic shift right replica el sign bit en las posiciones de bits vacías. Ejemplo:

- Data d: 11111111 00000000 00000000 11111111
- Shift d hacia la izquierda de 8 bits: 00000000 00000000 111111111 00000000

(no me alcanzó el tiempo)