

Ejercicios

1. Implementar un MUX 2:1 de 16-bits.

Lo que hice fue implementar un MUX 2:1 con un operador ternario (si sel es 1 out es in_2 de lo contrario es in_1) pero con los dos inputs y output como arrays [15:0] bits

```
module ejercicio_1(in_1, in_2, sel_3, out_1);
    input [15:0] in_1;
    input [15:0] in_2;
    input sel_3;

    output [15:0] out_1;

    assign out_1 = sel_3 ? in_2 : in_1;
endmodule
```

Puse al input 1 como 16 ceros y al 2 como 16 unos mediante un for loop


```
[timescale 1ns/1ns
module ejercicio_1_tb;
    reg [15:0] in_1, in_2;
    reg sel_3;

    wire [15:0] out_1;
    integer i;
    ejercicio_1 el (in_1, in_2, sel_3, out_1);
    initial begin
        for(i = 0; i < 16; i = i + 1)
            begin
                in_1[i] = 0;
                in_2[i] = 1;
            end
        sel_3 = 0;

        $display("Time\t\tin_1\t\tin_2\t\tout_1"); $monitor("%2d\t\t%t\t\t%t\t\t%t", $time, sel_3, in_2, in_1, out_1);
        #. $finish;
    end
    always #1 sel_3 = !sel_3;

    initial begin
        $dumpfile("ejercicio_1.vcd");
        $dumpvars;
    end
endmodule
```

Estos son los resultados:



2. Implementar los siguientes MUX :a) MUX 2:1 de 16 bits, b) MUX 8 : 1 de 16-bits, c) MUX 16:1 de 16-bits. TIP: Usar un módulo small (repetir) dentro del top.

a) se encuentra en el ejercicio 1

b) Hice uso de 7 MUX 2:1 para crear un MUX 8:1

```
module ejercicio_2_b(in_1, in_2, in_3, in_4, in_5, in_6, in_7, in_8, sel_1, sel_2, sel_3, out_1);
    input [15:0] in_1, in_2, in_3, in_4, in_5, in_6, in_7, in_8;
    input sel_1, sel_2, sel_3;
    wire [15:0] wi_1, wi_2, wi_3, wi_4, wi_5, wi_6;

    output [15:0] out_1;

    ejercicio_1 a1_0(in_1, in_2, sel_1, wi_1);
    ejercicio_1 a1_1(in_3, in_4, sel_1, wi_2);
    ejercicio_1 a1_2(in_5, in_6, sel_1, wi_3);
    ejercicio_1 a1_3(in_7, in_8, sel_1, wi_4);

    Termite
    ejercicio_1 a2_0(wi_1, wi_2, sel_2, wi_5);
    ejercicio_1 a2_1(wi_3, wi_4, sel_2, wi_6);

    ejercicio_1 a3_0(wi_5, wi_6, sel_3, out_1);

endmodule
```

testbench:

```
timescale 1ns/1ns
module ejercicio_2_b_tb;
    reg [15:0] in_1, in_2, in_3, in_4, in_5, in_6, in_7, in_8;
    reg sel_1, sel_2, sel_3;

    wire [15:0] out_1;

    ejercicio_2_b e2_b(in_1, in_2, in_3, in_4, in_5, in_6, in_7, in_8, sel_1, sel_2, sel_3, out_1);

    initial begin
        in_1 <= 0;
        in_2 <= 0;
        in_3 <= 0;
        in_4 <= 0;
        in_5 <= 0;
        in_6 <= 0;
        in_7 <= 0;
        in_8 <= 0;
        sel_1 = 0;
        sel_2 = 0;
        sel_3 = 0;

        $display("time\tsel_1\tsel_2\tout_1"); $monitor("%2d\t%d\t%d\t%b", $time, sel_1, sel_2, sel_3, out_1);
        #5 $finish;
    end

    always # 1 sel_1 = sel_1;
    always # 1 sel_2 = sel_2;
    always # 1 sel_3 = ~sel_3;

    always # 1 sel_1 = sel_1;
    always # 1 sel_2 = ~sel_2;
    always # 1 sel_3 = sel_3;

    always # 1 sel_1 = sel_1;
    always # 1 sel_2 = sel_2;
    always # 1 sel_3 = sel_3;

    always # 1 sel_1 = ~sel_1;
    always # 1 sel_2 = sel_2;
    always # 1 sel_3 = sel_3;

    always # 1 sel_1 = sel_1;
    always # 1 sel_2 = sel_2;
    always # 1 sel_3 = sel_3;
endmodule
```

(estuve como demente 2 días intentando que los selectores del MUX sigan un orden creciente y la única manera en la que logré conseguirlo fue así, sígo sin entender el por qué de ello)

```
always # sel_1 = sel_1;
always # sel_2 = sel_2;
always # sel_3 = ~sel_3;

always # sel_1 = sel_1;
always # sel_2 = ~sel_2;
always # sel_3 = sel_3;

always # sel_1 = sel_1;
always # sel_2 = sel_2;
always # sel_3 = sel_3;

always # sel_1 = ~sel_1;
always # sel_2 = sel_2;
always # sel_3 = sel_3;

always # sel_1 = sel_1;
always # sel_2 = sel_2;
always # sel_3 = sel_3;

always # sel_1 = sel_1;
always # sel_2 = sel_2;
always # sel_3 = sel_3;
```

```
VCD info: dumpfile ejercicio_2_b.vcd opened for output.
0: 0 0 0 0000000000000000
1: 0 0 1 0000000000000100
2: 0 1 0 0000000000000010
3: 0 1 1 0000000000000110
4: 1 0 0 0000000000000001
5: 1 0 1 0000000000000101
6: 1 1 0 0000000000000011
7: 1 1 1 0000000000000111
8: 0 0 0 0000000000000000
```

c) Y para crear el MUX 16:1 use dos MUX 8:1 y un MUX 2:1

```
module ejercicio_2_c(in_1, in_2, in_3, in_4, in_5, in_6, in_7, in_8, in_9, in_10, in_11, in_12, in_13, in_14, in_15, in_16, sel_1, sel_2, sel_3, sel_4, out_1);
    input [15:0] in_1, in_2, in_3, in_4, in_5, in_6, in_7, in_8, in_9, in_10, in_11, in_12, in_13, in_14, in_15, in_16;
    input sel_1, sel_2, sel_3, sel_4;
    wire [15:0] wi_1, wi_2;

    output [15:0] out_1;

    ejercicio_2_b a1_0(in_1, in_2, in_3, in_4, in_5, in_6, in_7, in_8, sel_1, sel_2, sel_3, wi_1);
    ejercicio_2_b a1_1(in_9, in_10, in_11, in_12, in_13, in_14, in_15, in_16, sel_1, sel_2, sel_3, wi_2);

    ejercicio_1 a2_0(wi_1, wi_2, sel_4, out_1);
endmodule
```

Termite

testbench y resultados:

```

[timescale 1ns/1ns
module ejercicio_2_b.tb;
    reg [15:0] in_1, in_2, in_3, in_4, in_5, in_6, in_7, in_8, in_9, in_10, in_11, in_12, in_13, in_14, in_15, in_16;
    reg sel_1, sel_2, sel_3, sel_4;

    wire [15:0] out_1;

    ejercicio_2_c e2_b(in_1, in_2, in_3, in_4, in_5, in_6, in_7, in_8, in_9, in_10, in_11, in_12, in_13, in_14, in_15, in_16, sel_1, sel_2, sel_3, sel_4, out_1);

    initial begin
        in_1 <= 0;
        in_2 <= 1;
        in_3 <= 0;
        in_4 <= 0;
        in_5 <= 0;
        in_6 <= 0;
        in_7 <= 0;
        in_8 <= 0;
        in_9 <= 0;
        in_10 <= 0;
        in_11 <= 0;
        in_12 <= 0;
        in_13 <= 0;
        in_14 <= 0;
        in_15 <= 0;
        in_16 <= 0;

        sel_1 = 0;
        sel_2 = 0;
        sel_3 = 0;
        sel_4 = 0;

        $display("Time\tsel_1\tsel_2\tsel_3\tout_1"); $monitor("%20\t%20\t%20\t%20\t%20", $time, sel_1, sel_2, sel_3, out_1);
        #10 $finish;
    end

    always #1 sel_1 = sel_1;
    always #1 sel_2 = sel_2;
    always #1 sel_3 = sel_3;
    always #1 sel_4 = sel_4;

    always #1 sel_1 = sel_1;
    always #1 sel_2 = sel_2;
    always #1 sel_3 = sel_3;
    always #1 sel_4 = sel_4;

```

```

VCD info: dumpfile ejercicio_2_c.vcd opened for output.
0: 0 0 0 0 0000000000000000
1: 0 0 0 1 0000000000001000
2: 0 0 1 0 0000000000000100
3: 0 0 1 1 0000000000001100
4: 0 1 0 0 0000000000000010
5: 0 1 0 1 0000000000001010
6: 0 1 1 0 0000000000000110
7: 0 1 1 1 0000000000001110
8: 1 0 0 0 0000000000000001
9: 1 0 0 1 0000000000001001
10: 1 0 1 0 0000000000000101
11: 1 0 1 1 0000000000001101
12: 1 1 0 0 0000000000000011
13: 1 1 0 1 0000000000001011
14: 1 1 1 0 0000000000000111
15: 1 1 1 1 0000000000001111
→ ejercicio_2

```

3. Implementar los siguientes DEMUX (operación inversa al MUX): a) DEMUX 1:2 de 16 bits, b) MUX 1 : 8 de 16-bits, c) MUX 1:16 de 16-bits.

TIP: Usar un módulo small (repetir) dentro del top.

- a) Según lo que entendí como demux recibe un valor y este decide según el selector donde va a dejar salir ese valor.

Con esa idea hice un operador ternario que hace lo dicho antes.

```

module ejercicio_3_a(in_1, sel_1, out_1, out_2);
    input [15:0] in_1;
    input sel_1;
    output [15:0] out_1, out_2;

    assign out_1 = (in_1 && ~sel_1)? in_1:0;

    assign out_2 = (in_1 && sel_1)? in_1:0;

endmodule

```

testbench y resultados:

```
timescale 1ns/1ns
module ejercicio_3_a_tb;
    reg [15:0] in_1;
    reg sel_1;

    wire [15:0] out_1, out_2;

    ejercicio_3_a e3_a(in_1, sel_1, out_1, out_2);
    initial begin
        in_1 <= 0;
        sel_1 <= 0;

        $display("time\tin_1\tout_1\tout_2"); $monitor("%2d\t%2d\t%2d\t%2d", $time, sel_1, out_1, out_2);
        #0 $finish;
    end

    always #1 sel_1 = !sel_1;

    initial begin
        $dumpfile("ejercicio_3_a.vcd");
        $dumpvars;
    end
endmodule
```

```
time      sel_1      out_1      out_2
VCD info: dumpfile ejercicio_3_a.vcd opened for output.
0:        0          0000000000000010      0000000000000000
1:        1          0000000000000000      0000000000000010
2:        0          0000000000000010      0000000000000000
→ ejercicio_3
```

b) Y como en el MUX 8:1 aquí hice uso de 7 DEMUX 1:2

```
vim ejercicio_3_b.v
module ejercicio_3_b(in_1, sel_1, sel_2, sel_3, out_1, out_2, out_3, out_4, out_5, out_6, out_7, out_8);
    input [15:0] in_1;
    input sel_1, sel_2, sel_3;
    output [15:0] out_1, out_2, out_3, out_4, out_5, out_6, out_7, out_8;
    wire [15:0] wi_1, wi_2, wi_3, wi_4, wi_5, wi_6;

    ejercicio_3_a a1(in_1, sel_3, wi_1, wi_2);

    ejercicio_3_a a2_0(wi_1, sel_2, wi_3, wi_4);
    ejercicio_3_a a2_1(wi_2, sel_2, wi_5, wi_6);

    ejercicio_3_a a3_0(wi_3, sel_1, out_1, out_2);
    ejercicio_3_a a3_1(wi_4, sel_1, out_3, out_4);
    ejercicio_3_a a3_2(wi_5, sel_1, out_5, out_6);
    ejercicio_3_a a3_3(wi_6, sel_1, out_7, out_8);

endmodule
```

testbench y resultados:

```
timescale 1ns/1ns
module ejercicio_3 b tb;
    reg [15:0] in_1;
    reg sel_1, sel_2, sel_3;

    wire [15:0] out_1, out_2, out_3, out_4, out_5, out_6, out_7, out_8;

    ejercicio_3 b a3 a(in_1, sel_1, sel_2, sel_3, out_1, out_2, out_3, out_4, out_5, out_6, out_7, out_8);
    initial begin
        in_1 <= 0;
        sel_1 <= 0;
        sel_2 <= 0;
        sel_3 <= 0;
    end

    $display("time\tsel_1\tsel_2\tsel_3\tout_1\tout_2\tout_3\tout_4\tout_5\tout_6\tout_7\tout_8"); $monitor("%2d\t%2d\t%2d\t%2d\t%2d\t%2d\t%2d\t%2d\t%2d\t%2d\t%2d\t%2d", $time, sel_1, sel_2, sel_3, out_1, out_2, out_3, out_4, out_5, out_6, out_7, out_8);
    #7 $finish;
end

always #1 sel_1 = sel_1;
always #1 sel_2 = sel_2;
always #1 sel_3 = ~sel_3;

always #1 sel_1 = sel_1;
always #1 sel_2 = ~sel_2;
always #1 sel_3 = sel_3;

always #1 sel_1 = sel_1;
always #1 sel_2 = sel_2;
always #1 sel_3 = sel_3;

always #1 sel_1 = ~sel_1;
always #1 sel_2 = sel_2;
always #1 sel_3 = sel_3;

always #1 sel_1 = sel_1;
always #1 sel_2 = sel_2;
always #1 sel_3 = sel_3;

always #1 sel_1 = sel_1;
always #1 sel_2 = sel_2;
always #1 sel_3 = sel_3;

always #1 sel_1 = sel_1;
always #1 sel_2 = sel_2;
```

(lamento el formato pero al parecer los tabs desvian los valores muy a la derecha)

```
VCD info: dumpfile ejercicio_3_b.vcd opened for output.
0: 0 0 0 0000000000000001 0000000000000000 0000000000000000 0000000000000000 0000000000000000 0000000000000000 0000000000000000
1: 0 0 1 0000000000000000 0000000000000000 0000000000000000 0000000000000000 0000000000000001 0000000000000000 0000000000000000
2: 0 1 0 0000000000000000 0000000000000000 0000000000000001 0000000000000000 0000000000000000 0000000000000000 0000000000000000
3: 0 1 1 0000000000000000 0000000000000000 0000000000000000 0000000000000000 0000000000000000 0000000000000000 0000000000000000
4: 1 0 0 0000000000000000 0000000000000001 0000000000000000 0000000000000000 0000000000000000 0000000000000000 0000000000000000
5: 1 0 1 0000000000000000 0000000000000000 0000000000000000 0000000000000000 0000000000000000 0000000000000001 0000000000000000
6: 1 1 0 0000000000000000 0000000000000000 0000000000000000 0000000000000001 0000000000000000 0000000000000000 0000000000000000
7: 1 1 1 0000000000000000 0000000000000000 0000000000000000 0000000000000000 0000000000000000 0000000000000000 0000000000000000
+ ejercicio_3
```

c) Lo mismo aquí use dos DEMUX 1:8 y un DEMUX 1:2

```
module ejercicio_3 c(in_1, sel_1, sel_2, sel_3, sel_4, out_1, out_2, out_3, out_4, out_5, out_6, out_7, out_8, out_9, out_10, out_11, out_12, out_13, out_14, out_15, out_16);
    input [15:0] in_1;
    input sel_1, sel_2, sel_3, sel_4;
    output [15:0] out_1, out_2, out_3, out_4, out_5, out_6, out_7, out_8, out_9, out_10, out_11, out_12, out_13, out_14, out_15, out_16;
    wire [15:0] wi_1, wi_2;

    ejercicio_3 a a1(in_1, sel_4, wi_1, wi_2);

    ejercicio_3 b a2 a(wi_1, sel_1, sel_2, sel_3, out_1, out_2, out_3, out_4, out_5, out_6, out_7, out_8);
    ejercicio_3 b a2 a1(wi_2, sel_1, sel_2, sel_3, out_9, out_10, out_11, out_12, out_13, out_14, out_15, out_16);

endmodule
```


testbench y resultados

```
timescale 1ns/100ps
module ejercicio_3_c_tb;
    reg [15:0] in_1;
    reg sel_1, sel_2, sel_3, sel_4;

    wire [15:0] out_1, out_2, out_3, out_4, out_5, out_6, out_7, out_8, out_9, out_10, out_11, out_12, out_13, out_14, out_15, out_16;

    ejercicio_3_c_e3(bin1, sel_1, sel_2, sel_3, sel_4, out_1, out_2, out_3, out_4, out_5, out_6, out_7, out_8, out_9, out_10, out_11, out_12, out_13, out_14, out_15, out_16);

    initial begin
        in_1 <= 1;

        #100ns;

        $display("Time: %t\n", $time, sel_1, sel_2, sel_3, sel_4, out_1, out_2, out_3, out_4, out_5, out_6, out_7, out_8, out_9, out_10, out_11, out_12, out_13, out_14, out_15, out_16);

        #100ns;

        $finish;
    end

    always #1 sel_1 = sel_1;
    always #1 sel_2 = sel_2;
    always #1 sel_3 = sel_3;
    always #1 sel_4 = ~sel_4;

    always #1 sel_1 = sel_1;
    always #1 sel_2 = sel_2;
    always #1 sel_3 = ~sel_3;
    always #1 sel_4 = sel_4;

    always #1 sel_1 = sel_1;
    always #1 sel_2 = sel_2;
    always #1 sel_3 = sel_3;
    always #1 sel_4 = sel_4;

    always #1 sel_1 = sel_1;
    always #1 sel_2 = ~sel_2;
    always #1 sel_3 = sel_3;
    always #1 sel_4 = sel_4;

    always #1 sel_1 = sel_1;
    always #1 sel_2 = sel_2;
    always #1 sel_3 = sel_3;
    always #1 sel_4 = sel_4;
endmodule
```

[illegible]

4. Implementar un decoder 3-8 ($m = 2^m$). Asumir 1-bit input enable, m-bit input $n[m-1:0]$, y 2 m-bit output $d[2m-1:0]$. Si $enable=1$, luego 11-bit $d[n] = 1$, los otros bits son 0; si $enable=0$, todos los bits del output $d[2m-1:0]$ son 0. Tip: definir las funciones booleanas de Fig. 1 y analizar la Fig. 2.

Gracias a a Fig. 1 pude darme cuenta que el output prendía uno de sus bits dependiendo de los valores del input y el enable, la manera como lo implemente es como las anteriores.. con un operador ternario, pero esta vez dependiendo del input retorna el enable o 0 y en caso de que el enable sea 0 el output siempre va a ser 00000000.

```
module ejercicio_4 (in_1, en, out_1);
    input [2:0] in_1;
    input en;
    output [7:0] out_1;

    assign out_1[0] = in_1 == 0? en : 0;
    assign out_1[1] = in_1 == 1? en : 0;
    assign out_1[2] = in_1 == 2? en : 0;
    assign out_1[3] = in_1 == 3? en : 0;
    assign out_1[4] = in_1 == 4? en : 0;
    assign out_1[5] = in_1 == 5? en : 0;
    assign out_1[6] = in_1 == 6? en : 0;
    assign out_1[7] = in_1 == 7? en : 0;
endmodule
```

testbench y resultados

```
timescale 1ns/1ns
module ejercicio_4_tb;
    reg [2:0] in_1;
    reg en;
    wire [7:0] out_1, out_2;

    ejercicio_4 e4 (in_1, en, out_1);

    initial begin
        in_1 = 0;
        en = 1;

        $display("time\tin_1\tout_1"); $monitor("%2d\t%d\t%8b", $time,
en, in_1, out_1);
        #5 $finish;
    end

    always #1 in_1 = in_1 + 1;
    always #1 in_1 = in_1;
    always #1 in_1 = in_1;
    always #1 in_1 = in_1;
    always #1 in_1 = in_1;
    always #1 in_1 = in_1;
    always #1 in_1 = in_1;
    always #1 in_1 = in_1;

    always #5 en = ~en;

    initial begin
        $dumpfile("ejercicio_4.vcd");
        $dumpvars;
    end
endmodule
```

```
time    en    in_1    out_1
VCD info: dumpfile ejercicio_4.vcd opened for output.
0:      1      000      00000001
1:      1      001      00000010
2:      1      010      00000100
3:      1      011      00001000
4:      1      100      00010000
5:      1      101      00100000
6:      1      110      01000000
7:      1      111      10000000
8:      0      000      00000000
9:      0      001      00000000
→ ejercicio_4
```


5. Implementar un encoder 8-3 con prioridad (operación inversa del decoder).

Tiene un máximo de 2^m inputs y m outputs. Cada input tiene una prioridad asignada. En nuestro priority encoder, ver Fig. 3), el input d[7] tiene la más alta prioridad y d[0] la más baja prioridad. El valor x es "don't care", pudiendo ser 1 o 0, sin efecto sobre el output. La tabla de verdad lista todas las combinaciones de inputs d[7:0] y enable. Tip: definir las funciones booleanas y analizar el output esperado (Fig. 4). Usar casex.

En mi enconder se verifica primero si el enable no es 0, en caso este sea 0 el valor del output siempre va a ser 0, en caso contrario dependiendo del bit con más prioridad del input se genera un output.

Analizando la tabla de verdad de la Fig. 3 me di cuenta que el valor de g depende del en y del input, con esa info hice un operador ternario que recibe a los anteriores valores para generar un output de g.

```
module ejercicio_5(in_1, en, out_1, g);
    input wire[7:0] in_1;
    input en;
    output reg[2:0] out_1;
    output g;

    always @*
    begin
        if(!en)
            out_1 = 8'b00;
        else
            casex(in_1)
                8'b00000001 : out_1 = 8'b00;
                8'b0000001x : out_1 = 8'b01;
                8'b000001xx : out_1 = 8'b02;
                8'b00001xxx : out_1 = 8'b03;
                8'b0001xxxx : out_1 = 8'b04;
                8'b001xxxxx : out_1 = 8'b05;
                8'b01xxxxxx : out_1 = 8'b06;
                8'b1xxxxxxx : out_1 = 8'b07;

                default: begin
                    out_1 = 8'b00;
                end
            endcase
        end
        assign g = (en && in_1)? 1:0;
    endmodule
```

testbench y resultados

A diferencia de la Fig. 4 lo que yo elegí como output fue probar todos los 257 casos posibles, como se puede ver en la imagen debajo de esta, debido a que es una cantidad enorme de outputs no podre ponerlos todos aquí, pero usted es libre de probar.

```
timescale 1ns/1ns
module ejercicio_5_tb;
    reg [7:0] in_1;
    reg en;
    wire [2:0] out_1;
    wire g;

    ejercicio_5 e5 (in_1, en, out_1, g);

    initial begin
        in_1 = 0;
        en = 1;
    end

    Termite
    $display("time\tin_1\tout_1"); $monitor("%2d\t%0d\t%0d", $time,
en, in_1, out_1, g);
    #257 $finish;
end

always #1 in_1 = in_1 + 1;

always #257 en = ~en;

initial begin
    $dumpfile("ejercicio_5.vcd");
    $dumpvars;
end
endmodule
```

```

212: 1 11010100 111 1
213: 1 11010101 111 1
214: 1 11010110 111 1
215: 1 11010111 111 1
216: 1 11011000 111 1
217: 1 11011001 111 1
218: 1 11011010 111 1
219: 1 11011011 111 1
220: 1 11011100 111 1
221: 1 11011101 111 1
222: 1 11011110 111 1
223: 1 11011111 111 1
224: 1 11100000 111 1
225: 1 11100001 111 1
226: 1 11100010 111 1
227: 1 11100011 111 1
228: 1 11100100 111 1
229: 1 11100101 111 1
230: 1 11100110 111 1
231: 1 11100111 111 1
232: 1 11101000 111 1
233: 1 11101001 111 1
234: 1 11101010 111 1
235: 1 11101011 111 1
236: 1 11101100 111 1
237: 1 11101101 111 1
238: 1 11101110 111 1
239: 1 11101111 111 1
240: 1 11110000 111 1
241: 1 11110001 111 1
242: 1 11110010 111 1
243: 1 11110011 111 1
244: 1 11110100 111 1
245: 1 11110101 111 1
246: 1 11110110 111 1
247: 1 11110111 111 1
248: 1 11111000 111 1
249: 1 11111001 111 1
250: 1 11111010 111 1
251: 1 11111011 111 1
252: 1 11111100 111 1
253: 1 11111101 111 1
254: 1 11111110 111 1
255: 1 11111111 111 1
256: 1 00000000 000 0
257: 0 00000001 000 0
ejercicio_5

```

6. Implementar un barrel shifter de 32-bit input hacia izquierda o derecha de 0 a 31 bits, basado en el right input y 5-bit sa input (cantidad). Usar un input arithmetic que indica si se debe realizar un logical shift o un arithmetic shift cuando right es 1. Un logical shift right inserta ceros en las posiciones de bits vacías, y un arithmetic shift right replica el sign bit en las posiciones de bits vacías. Ejemplo:

- Data d: 11111111 00000000 00000000 11111111
- Shift d hacia la izquierda de 8 bits: 00000000 00000000 11111111 00000000

(no me alcanzó el tiempo)