Aula 11

- *Timers* no PIC32
 - Estrutura e funcionamento
 - Geração de sinais PWM (output compare module)


José Luís Azevedo, Bernardo Cunha, Tomás Oliveira e Silva

Timers no PIC32

- A série PIC32MX7xx disponibiliza **5** *timers* **de 16 bits**, designados por **T1**, **T2**, **T3**, **T4** e **T5**
- T2, T3, T4 e T5 têm a mesma estrutura e apresentam o mesmo modelo de programação. São designados pelo fabricante como timers tipo B
- T2 a T5 podem ser agrupados 2 a 2 para formar 2 *timers* de 32 bits (T2 e T3 e/ou T4 e T5)
- O T1 é designado como timer tipo A; tem uma estrutura semelhante aos restantes e pequenas diferenças no modelo de programação
- A frequência-base de entrada para os timers é dada pelo Peripheral Bus Clock (PBCLK). Na placa DETPIC32 a frequência de PBCLK é metade da frequência de CPU, i.e. PBCLK = 20 MHz
- Os *timers* do PIC32 <u>não têm saída acessível no exterior</u>. Podem ser usados para gerar interrupções (todos) ou como base de tempo para a geração de sinais com "duty-cycle" configurável (T2 e T3)

DETI-UA

PIC32 – *timer* tipo A (T1)




• Frequência à entrada do contador de 16 bits:

$$fout_{presc} = \frac{PBCLK}{K_{prescaler}}$$


• Frequência à saída do timer (ativação de T1IF):

$$fout = \frac{fout_{presc}}{PR1 + 1}$$

PIC32 – *timer* tipo A (*prescaler*)



PIC32 – *timers* tipo B (T2 a T5)




• Frequência à entrada do contador de 16 bits:

$$fout_{presc} = \frac{PBCLK}{K_{prescaler}}$$

• Frequência à saída do *timer* (ativação de TxIF):

$$fout = \frac{fout_{presc}}{PRx + 1}$$

PIC32 – controlo de período e "duty-cycle"




Exercício

Calcular as constantes para gerar um sinal PWM com uma frequência de 8 Hz e um *duty-cycle* de 20%, usando T2 como referência e OC1

como saída (PBCLK = 20 MHz)

$$fout = \frac{fout_{presc}}{PR2 + 1} = \frac{\frac{PBCLK}{K_{prescaler}}}{PR2 + 1}$$

$$K_{prescaler} = \frac{PBCLK}{(PR2 + 1) * fout}$$



1. Cálculo da constante de divisão do *prescaler*

$$K_{prescaler} \ge \left[\frac{PBCLK}{(65535 + 1) * 8} \right] = 39$$
 $K_{prescaler} = 64$

Exercício (continuação)

2. Cálculo da constante de divisão do *timer* (PR2), com Kprescaler=64

$$fout_{presc} = \frac{PBCLK}{K_{prescaler}} = \frac{20 * 10^6}{64} = 312500 \, Hz$$

$$PR2 = \left(\frac{fout_{presc}}{fout}\right) - 1 = \frac{312500}{8} - 1 = 39062$$

Cálculo de OC1RS (*duty-cycle* de 20%):

$$OC1RS = \frac{(PR2 + 1) * dutyCycle}{100} = \frac{(39062 + 1) * 20}{100} = 7813$$



$$t_{ON} = 0.2 * T_{out} = \frac{0.2}{8} = 25 \text{ ms}$$


$$T_{IN} = \frac{1}{fout_{presc}} = \frac{1}{312500} = 3.2 \ us$$

$$OC1RS = \frac{t_{ON}}{T_{IN}} = \frac{25 * 10^{-3}}{3.2 * 10^{-6}} = 7813$$



período do sinal à entrada do *timer*

Exercício (comportamento temporal)



PIC32 – Resolução do sinal PWM

- A resolução de um sinal PWM dá uma medida do número de níveis com que se pode variar o duty-cycle do sinal
- Pode ser definida como:
 - Resolução = $log_2 (T_{PWM} / T_{IN})$
 - em que T_{PWM} é o período do sinal PWM gerado e T_{IN} é o período do sinal à entrada do gerador de PWM
- Para o caso do PIC32:
 - Resolução = log₂ (T_{PWM} / (T_{PBCLK} * Prescaler)), ou, mais simplesmente:
 - Resolução = log_2 (PRx + 1)
- Exercícios:
 - determine o valor das constantes PRx e OCnRS para a geração de um sinal com uma frequência de 100 Hz e 25% de *duty-cycle*, supondo PBCLK = 20 MHz, maximizando a resolução do sinal PWM; determine o valor das constantes para um *duty-cycle* de 80%
 - determine a resolução do sinal PWM que obteve; determine a resolução do sinal de PWM do exemplo do slide anterior

Exercícios

- 1. Pretende-se gerar um sinal com uma frequência de 85 Hz. Usando o Timer T2 e supondo PBCLK = 50 MHz:
 - calcule o valor mínimo da constante de divisão a aplicar ao *prescaler* e indique qual o valor efetivo dessa constante
 - calcule o valor da constante PR2
- 2. Repita o exercício anterior, supondo que se está a usar o Timer T1
- 3. Pretende-se gerar um sinal com uma frequência de 100 Hz e 25% de "duty-cycle". Usando o módulo "output compare" OC5 e como base de tempo o Timer T3 e supondo ainda PBCLK = 40 MHz:
 - determine o valor efetivo da constante de prescaler que maximiza a resolução do sinal PWM
 - determine o valor das constantes PR3 e OC5RS
 - determine a resolução do sinal de PWM obtido

- •Exemplos de modelação em VHDL de:
 - divisor de frequência genérico
 - timer tipo A do PIC32
 - gerador de PWM do PIC32

Exemplo de um divisor de frequência (VHDL)

```
entity FreqDivider is
   generic(N : positive := 16);
   port( fin : in std_logic;
                 : in std_logic_vector(N-1 downto 0);
          fout : out std_logic);
end FreqDivider;
architecture synchronous of FreqDivider is
   signal s_counter, s_k : natural range 0 to ((2 ** N)-1) := 0;
begin
                                                    Up Counter
   s_k <= to_integer(unsigned(k));</pre>
   process(fin)
   begin
                                                     Q_{n-1} - Q_0
      if(rising_edge(fin)) then
          if(s_counter = s_k) then
             s_counter <= 0;</pre>
                                                           Comparador
          else
             s_counter <= s_counter + 1;</pre>
                                                                       fout
          end if;
                                                               A=B
      end if;
   end process;
   fout <= '1' when s_counter = s_k else '0';
end synchronous;
```

PIC32 – Modelação em VHDL do *timer* tipo A

```
ResetIF (reset por
library ieee;
                                                        PR1
                                                               Registo 16 bits
                                            software T1IF)
use ieee.std_logic_1164.all;
                                                          <sup>16</sup>
                                               R ◀
                                                                 Comparador de 16 bits
use ieee.numeric std.all;
                                       T1IF ← Q S ←
                                                      A=B
                                                                 Up Counter de 16 bits
                                                                 com Reset síncrono
                                       (interrupt flag)
                                                           16
                                                                tout presc
                                                                         ON (T1CON<15>)
entity TimerPIC32 A is
                                                                 Prescaler
                                                      R TMR1
                                                                 1, 8, 64, 256
                                                 Reset
                      : in std_logic;
   port ( PBCLK
          T10n
                      : in std_logic;
          ResetIF : in std_logic;
          Presc
                      : in std_logic_vector(1 downto 0);
                      : in std_logic_vector(15 downto 0);
          PR1
                      : out std_logic);
          T1IF
end TimerPIC32_A;
architecture synchronous of TimerPIC32_A is
   signal s_counter, s_pr1 : natural range 0 to (2**16-1):= 0;
   signal s_precounter: unsigned(7 downto 0);
   signal s_foutPresc : std_logic;
begin
   (continua)
```

PIC32 – Modelação em VHDL do *timer* tipo A

```
-- Prescaler (divide PBCLK frequency by 1, 8, 64 or 256)
process(PBCLK, T1On, s_precounter, s_kprescale)
begin
   if(rising_edge(PBCLK)) then
      if(T10n = '1') then
          s_precounter <= s_precounter + 1;</pre>
      end if;
   end if;
end process;
s foutPresc <= PBCLK when Presc = "00" else -- Div 1
                s_precounter(2) when Presc = "01" else -- Div 8
                s_precounter(5) when Presc = "10" else -- Div 64
                s_precounter(7);
                                                         -- Div 256
                                                          ON (T1CON<15>)
                                         tout presc
                                                Prescaler
                                                                PBCLK
                                                1, 8, 64, 256
   (continua)
```

PIC32 – Modelação em VHDL do *timer* tipo A

```
-- Timer (input clock is the signal produced by the prescaler)
    s_pr1 <= to_integer(unsigned(PR1));</pre>
   process(s_foutPresc, ResetIF)
   begin
       if(rising_edge(s_foutPresc)) then
           if(s_counter = s_pr1) then
               T1IF <= '1'; s counter <= 0;
           else
               s_counter <= s_counter + 1;</pre>
           end if;
       end if;
                                                ResetIF (reset por
                                                                 PR1
                                                                         Registo 16 bits
                                                 software T1IF)
       if(ResetIF = '1') then
                                                                    16
                                                     R ◀
                                                                            Comparador de 16 bits
           T1IF <= '0';
                                                         \mathbf{f}_{\mathsf{out}}
                                           T1IF ← Q S ►
                                                             A=B
                                                                           Up Counter de 16 bits
       end if;
                                                                            com Reset síncrono
                                           (interrupt flag)
                                                                    16
   end process;
                                                                         f<sub>out_presc</sub>
end synchronous;
                                                                TMR1
                                                       Reset
```

PIC32 – Modelação em VHDL do gerador de PWM

```
entity FreqDividerDC is
   port( foutPresc: in std_logic;
                    : in std_logic_vector(15 downto 0);
          PRx
          OCnRS
                    : in std_logic_vector(15 downto 0);
          OCn
                    : out std_logic);
end FreqDividerDC;
architecture synchronous of FreqDividerDC is
   signal s_counter : natural range 0 to (2**16-1) := 0;
   signal s prx, s ocnrs : natural range 0 to (2**16-1);
begin
                                                                  PRx
   s_ocnrs <= to_integer(unsigned(OCnRS));</pre>
   s_prx <= to_integer(unsigned(PRx));</pre>
   process(foutPresc)
                                                               A=B
   begin
      if(rising_edge(foutPresc)) then
                                                                   16
          if(s_counter = s_prx) then
                                                                 TMRx
             s_counter <= 0;</pre>
          else
                                                     OCn
             s_counter <= s_counter + 1;</pre>
                                                                    Comp
          end if;
      end if;
                                                          OC
   end process;
                                                         1, 2, 3, 4
                                                                 OCnRS
   OCn <= '1' when s_counter < s_ocnrs) else '0';
                                                          ou 5
end synchronous;
```