--

## 2020


--

- 1. Num sistema computacional com um espaço de endereçamento de memória de N bits, o conjunto de endereços possíveis será:
  - a.  $[2_{N-1},...,0]$
  - b.  $[2_N, ..., 0]$

por polling

- C.  $[2^N 1, ..., 0]$
- 2. Dizer-se que, num sistema computacional, a memória apresenta uma organização do tipo byte-addressable significa que:
  - a. cada posição de memória é identificada com um endereço de 1 byte
  - b. o barramento de dados tem a dimensão de 1 byte
  - c. os barramentos de endereços e de dados tem obrigatoriamente a mesma dimensão
  - d. uma word de 32 bits é armazenada em 4 posições de memória consecutivas de 1 byte
- 3. No PIC32, os registos TRIS, LAT e PORT do PIC32 permitem, respetivamente:
  - a. o output e input de informação e o controlo da direcionalidade de um porto digital
  - b. o input e output de informação e o controlo da direcionalidade de um porto digital
  - c. o controlo da direcionalidade, o input e output de informação de um porto digital
  - d.) o controlo da direcionalidade, o output e input de informação de um porto digital
- 4. Quando, num periférico, é usada a técnica entrada/saída de dados por software(programada):
  - a. o periférico faz um pedido de interrupção ao CPU após a conclusão da transferência de dados
  - b. o CPU verifica através de um ciclo de polling se o periférico está pronto para transferir os dados
  - c. o periférico faz um pedido de interrupção ao CPU quando estiver pronto para transferir os dados
- o CPU interrompe a execução do programa para configurar o controlador de DMA que faz a propriamente dita

- 5. A função de um bootloader num sistema baseado em microcontrolador é:
  - a transferir o código executável para a memória do microcontrolador a partir de um sistema de desenvolvimento, permitindo a sua posterior execução
  - realizar a compilação do software de alto nível(i.e. C) e iniciar a sua execução após o reset
    - executar o software, e auxiliar no seu debug através da introdução de breakpoints, visualizar registos e de posições de memória
  - interagir com o cross-compiler para efeitos de debug da aplicação
- 6. Para construir um módulo de memória SRAM de 512k x 8 bits, são necessários:
  - a. 4 circuitos de 64k x 8 bits
  - b. 8 circuitos de 64k x 4 bits
- C. 8 circuitos de 64k x 8 bits
  - d. 16 circuitos de 64k x 8 bits
- 7. O diagrama temporal da figura do lado representa um ciclo de:
  - leitura de um dispositivo mapeado no espaço de endereçamento de memória
  - b. escrita num dispositivo mapeado no espaço de endereçamento de memória
  - escrita num dispositivo mapeado no espaço de endereçamento I/O
  - de leitura de um dispositivo mapeado no espaço de endereçamento I/O



- 8. Numa memória estática SRAM:
  - a. as células necessitam de refrescamento regular
  - त्रे. cada célula de 1 bit é implementada com um mínimo de 6 transistores
  - c. o tempo de acesso aumenta com o valor do endereço
  - d. existe um único barramento para dados e endereços por forma a diminuir o número de pinos do dispositivo

- 9. Numa transferência por DMA, em modo bloco, quando o controlador de DMA pretende dar início a uma transferência:
  - ativa o sinal busreq, iniciando a transferência logo que reconheça a ativação do sinal bus Grant
  - ativa o sinal *busreq* durante um número fixo de CPU que vai iniciar uma transferência de dados
  - gera uma interrupção sinalizando desse modo o CPU que vai iniciar uma transferência de dados
    - sinaliza o CPU através da linha *busreq*, que vai dar início a transferência e inicia-a de imediato. O sinal *busgrant* é utilizado pelo CPU para suspender a atividade do DMA
- 10. Alguns timers que estudou tem, como último andar do temporizador um divisor por dois. A finalidade desse divisor por dois é:
  - a. dividir por dois o período do sinal de saída do timer
  - (b) assegurar um sinal de saída com um duty cycle de 50%
    - c. aumentar a resolução do timer
    - d. aumentar a precisão do timer
- 11. Numa RSI, o conjunto de instruções designado por "prólogo" destina-se, no essencial, a:
  - a. alterar a tabela de vetores de modo a impedir que novos pedidos de interrupção sejam atendidos
  - b. identificar a fonte de interrupção( nos casos em que tal é feito por hardware)
     e obter o endereço inicial da RSI
  - c. regressar ao programa interrompido reativando as interrupções
  - copiar para a stack o contexto do programa que foi interrompido pela interrupção, i.e., registos internos do CPU.
- 12. Um barramento paralelo de tipo síncrono:
  - inclui um sinal de relógio e o protocolo de comunicação é síncrono ou semi-síncrono
- não inclui um sinal de relógio e o protocolo de comunicação é "handshaken"
- permite a ligação de uma grande variedade de dispositivos operando com relógios de diferentes frequências
- assegura "fairness" no acesso ao barramento ( quando há mais do que um master)

- 13. Diz-se que um barramento de comunicação série usa comunicação associativa quando:
  - a. o relógio não é explicitamente transmitido e por isso, o relógio do receptor é recuperado o ponto das transições de nível lógico na linha de dados
- b. não é enviado o relógio na transmissão, nem há recuperação do relógio na receção
  - o módulo de recessão pode gerar um sinal para atrasar o envio de dados do emissor

d. o sinal de relógio é codificado nos dados xxxinerxx??(f clocking)?

14. O barramento SPI é caracterizado por:

a) ter uma arquitetura master-slave com ligação ponto a ponto e comunicação full duplex

b. ter uma arquitetura master-slave com ligação multi-ponto e comunicação full duplex

- ter uma arquitetura multi-master com ligação multi-ponto e comunicação half duplex
- ter uma arquitetura multi-master com ligação ponto a ponto e comunicação half duplex
- 15. Na interface de comunicação I2C o primeiro byte de uma comunicação contém a seguinte informação:
  - a. o endereço do master , o endereço do slave com o qual este quer comunicar e a operação a realizar
  - b. os parâmetros de comunicação a utilizar (taxa de transferência e número total de bits a transferir)
  - c. o endereço do master e a operação a realizar
  - 🖒 o endereço do slave e a operação a realizar
- 16. Na interface RS-232C o desvio de frequência entre os sinais de relógio do transmissor e recetor pode originar um erro, no instante de amostragem dos vários bits. Esse erro cresce de forma:
  - inversamente proporcional ao fator de sobre-amostragem
  - diretamente proporcional ao número de stop-bits
  - (c) diretamente proporcional à dimensão da trama
- 17. No protocolo USB, para transferir grandes quantidades de dados assegurando um valor de latência máximo e largura de banda requerida são usadas:
  - a. transferências de controlo
- **b.** transferências isócronas
  - c. transferências "bulk"
  - d. transferências de interrupção

- 18. As principais características/objetivos de um device driver são:
  - a. permitir o uso de buffers circulares entre o CPU e o dispositivo periférico
  - b. permitir um acesso mais rápido a um dispositivo periférico através de implementação de rotinas de serviço a interrupção
  - c. criar um nível de abstração, uniformização de acesso e independência entre aplicações/SO e o hardware do dispositivo periférico
    - d. descrever ao programador o modelo de programação de um dispositivo periférico
- 19. Num barramento CAN:
  - (a.) cada tipo de mensagem tem um id único
    - b. cada dispositivo ligado ao barramento tem um id único
    - c. um master pode enviar duas tramas simultâneas para dois slaves, desde que os ids das tramas seja único
    - d. uma mensagem produzida por um master pode ser recebida apenas por um e um só slave
- 20. O número de comparadores necessários para a implementação de uma cache de 16kB, que usa uma arquitetura de mapeamento direto, blocos de 64 bytes e 256 linhas:




- 21. Num sistema com memória virtual, o valid bit de uma entrada de uma page table, quando **não ativo** significa que:
  - a. a respetiva página foi acedida recentemente
  - b. a respetiva página está residente em memória física
  - c. a informação da respetiva página foi alterada
  - d. a respetiva página não está residente em memória física
- 22. Numa memória virtual, o TLB(translation-Lookaside Buffer):
  - a. armazena a totalidade das entradas da page table que tenham o valid bit a '1'
  - (D.) destina-se a acelerar a tradução de endereços virtuais em endereços físicos
  - c. é normalmente baseado numa arquitetura do tipo mapeamento direto
  - d. serve para obter de forma mais rápida o conteúdo de uma VPN na Page Table

GC = (chy (M21) / 100 K= ceil (20442/65536.

Grupo II

23. Considere um timer tipo 2 como o da figura abaixo( semelhante aos dos PIC32) 13 10 1 γενώ a sua saída ligada a uma unidade OC. Admita que a frequência do relógio TCLK é de 20MHz e que a frequência no pino O1 é de 200Hz. Assuma ainda que o fator de divisão prescaler é o menor que for possível para estas condições. Para obter na saída O1 um sinal periódico com uma frequência de 200 Hz e um duty K= J1, 25 =7 K= 2 cycle de 25%



(a.) os valores armazenados respectivamente em PR e OCK devem ser 49999 e 12500

10 × /0 6


b. os valores armazenados respectivamente em PR e OCK devem ser 12499 e

مه کری


c. os valores armazenados respectivamente em PR e OCK devem ser 24999 e 6250

- \$6000 - d. os valores armazenados respectivamente em PR e OCK devem ser 12499 e - h9999

- 24. Suponha que pretende implementar um circuito gerador de sinais de seleção programável ( semelhante ao que estudou nas aulas teóricas e ilustrado na figura abaixo) que permita gerar 64 linhas de seleção, cada uma delas ativa em 32k endereços consecutivos, num espaço de endereçamento de 32 bits. Ao Bloco 1 da figura devem ser ligado N bits, correspondendo a gama:
  - a. A14 a A0
  - b. A20 a A0
  - с. А31 a A21
  - d. A31 a A15



R



a.  $16\mu s$ b.  $20\mu s$ c. 500nsd.  $25\mu s$ Tempo =  $500 \cdot (13C+27+7)5C+27$ =  $500 \cdot (12+8+17+8)$ 

26. Considere um sistema baseado num CPU a funcionar a uma frequência de 200 MHz com uma taxa de execução média de 50 MIPS (  $50x10^6$  instruções por segundo, CPI = 4) que processa, por interrupção, eventos externos periódicos. Se o overhead total do atendimento a à interrupção for de 160 ciclos de relógio, e a rotina de serviço a interrupção tiver 60 instruções, a máxima frequência a que esses eventos podem ocorrer é aproximadamente:  $\sigma Ue hod = hocorrer h$ 

a. 50MHzb. 2MHzc. 909 kHzd. 500kHz  $\frac{702 \times 10^6}{1000 \times 10^3} = \frac{500 \times 10^3}{1000 \times 10^3} = \frac{5000 \times 10^3}{1000 \times 1000} = \frac{500 \times 10^3}{1000 \times 1000} = \frac{500 \times 10^3}{1000 \times 1000} = \frac{500 \times 10^3}{1000 \times 1000} = \frac{5000 \times 1000}{1000} = \frac{50000}{1000} = \frac{50000}{1000} =$ 

27. Considere um espaço de endereçamento de 32 bits e uma memória cache, parcialmente capacidade de 64 kByte, associatividade de 8 e blocos de 64 bytes. O número de bits do endereço é:

a. 10 b. 7 lemmo nes perce o mo : D ? c. 6 d. 5

28. Suponha um sistema de memória organizada em 2 níveis que responde a um acesso a uma posição de memória que se encontra na cache em 1 ciclo de relógio e a um acesso a uma posição de memória que se encontra na memória principal em 51 ciclos de relógio. Para que o tempo médio de acesso ao sistema de memória seja 11 ciclos de relógio o hit ratio da cache deverá ser, aproximadamente:

a. 85%
b. 90%
c. 75%

3. 80%

(51.1) 11

(51.1) 11

(51.1) 11

$$(3) \times 152 - 52 \times = 11$$
 $(3) \times 152 - 52 \times = 11$ 
 $(3) - 52 \times = -52 + 11$ 
 $(3) - 52 \times = -41$ 
 $(3) \times 910$ 

29. Um sistema computacional com/uma memória byte-addressable, possui um espaço de endereçamento virtual de 4G, um espaço de endereçamento físico de 1Ge páginas de memória de 4 kBytes. Admita ainda que o Page Table Register tem o 306 valor 0x3FF28000, que cada entrada da Page Table está alinhada em endereços múltiplos de 4 e que o seu conteúdo tem 32 bits. Quando é gerado o endereço virtual 0x00006058, o endereço da Page Table acedido para obter a tradução para endereço físico será: 20

0x3FF28058 b. 0x3FF28006 c. 0x3FF28018 d. 0x3FF28000

112

30. Admita agora que, no sistema descrito na questão 29, o conteúdo de cada entrada da Page Table tem o formato descrito na figura abaixo. Quando o CPU acede ao endereço virtual 6x000C80FC para ler uma instrução, o conteúdo da page table para esse endereço é 0xA7FE2030. Nesse caso, o gestor de memória:

ite, Execute	Bits não usados	PPN
		[17:0
		[26:18]

- a. traduz o endereço virtual para o endereço físico de acordo com a informação da page table
- b. não traduz o endereço virtual para o endereço físico e gera uma exceção porque a página respetiva não tem permissão de escrita
- c.) não traduz o endereço virtual para o endereço físico e gera uma exceção porque a página respetiva não tem permissão de execução
  - d. não traduz o endereço virtual para o endereço físico e gera uma exceção porque a página respetiva não tem o dirty bit ativo

Endoug Volcy Ox OCC COFC CX A7-FF2030