

# Relazione finale (Progetto di reti logiche)

Prof. William Fornaciari

A cura di:

Antonio Di Paola Codice Persona: 10717589 Matricola: 956038

### Indice

1	- Introduzione	2
	1.1 Descrizione generale del componente	2
	1.2 Interfaccia del componente	2
	1.3 Funzionamento del componente	3
2	- Architettura	3
	2.1 Descrizione generale	3
	2.2 Scelte implementative	. 4
	2.3 Stati della macchina a stati finiti	. 4
3	- Risultati sperimentali	5
	3.1 Test dei casi limite	5
	Test 1: Indirizzi di memoria non specificati	5
	Test 2: Indirizzi di memoria pieni	6
	Test 3: Inserimento di un indirizzo e modifica del suo contenuto	7
	3.2 Test dei casi con reset	7
	Test 1: Reset mentre la FSM si trova nello stato reset	7
	Test 2: Reset mentre la FSM si trova nello stato sav_ind	8
	3.3 Stress Test	. 8
	Test 1: Stress test su più canali	9
	Test 2: Stress test su un singolo canale	9
4	- Conclusioni	10
	4.1 Ottimizzazioni	10
	4.2 Design Timing Summary	11

#### 1 - Introduzione

Il progetto di quest'anno aveva l'obiettivo di implementare un componente hardware attraverso il codice di programmazione VHDL. Il componente consisteva in un modulo HW che sulla base dei segnali ricevuti in input andasse a leggere delle informazioni nella memoria con cui si interfaccia per poi restituirle in uno dei 4 possibili output.

#### 1.1 Descrizione generale del componente

Il modulo ha due segnali in input principali (i\_w e i\_start) entrambi da un bit e cinque output primari: 4 da 8 bit (Z0, Z1, Z2 e Z3) e 1 da 1 bit (o\_done). Inoltre il modulo riceve un segnale di clock i\_clk e un segnale di reset i\_reset.

I dati in ingresso ottenuti dal segnale seriale i\_w sono validi fin tanto che il segnale d i\_start è alto (si trova ad 1) e sono strutturati in questa maniera:

- I primi due bit indicano il canale di uscita sul quale andrà indirizzato il messaggio letto in memoria. Infatti ad ogni canale è associata una combinazione ordinata di due bit.
  - o 00 per il canale Z0
  - o 01 per il canale Z1
  - o 10 per il canale Z2
  - o 11 per il canale Z3
- I restanti, che possono variare da 0 a 16, andranno a costruire l'indirizzo in memoria nel quale andranno ad essere lette le informazioni

Il segnale di o\_done è sempre basso eccetto nel ciclo di clock in cui il messaggio letto in memoria viene scritto in uno dei 4 canali di output e rimarrà alto solo durante questo ciclo.

I segnali di uscita sono inizialmente posti a 0 e rimangono immutati fin tanto che il segnale di DONE non venga posto a 1.

#### 1.2 Interfaccia del componente

Il componente ha la seguente interfaccia (mostrata in *figura 1*) con in particolare:

- i\_clk che è il segnale di CLOCK generato dal Test Bench
- i\_rst che inizializza tutti i segnali al valore di reset
- i\_start che è il segnale di START generato dal Test Bench
- i\_w che è il segnale W precedentemente mostrato dal Test Bench
- o\_z0, o\_z1, o\_z2, o\_z3 che sono i 4 canali di uscita del componente
- o\_done che il segnale che indica il termine della lettura dei dati in memoria e della scrittura sul canale
- o\_mem\_addr che è l'indirizzo da mandare in memoria
- i\_mem\_data che è il messaggio ricevuto dalla memoria

```
entity project_reti_logiche is
    port (
        i clk : in std logic;
        i rst : in std logic;
        i start : in std logic;
        i w : in std logic;
        o_z0 : out std logic vector(7 downto 0);
        o_zl : out std logic vector(7 downto 0);
        o_z2 : out std logic vector(7 downto 0);
        o_z3 : out std logic vector(7 downto 0);
        o_done : out std logic;
        o mem addr : out std logic vector(15 downto 0);
        i mem data : in std logic vector(7 downto 0);
        o_mem_we : out std logic;
        o mem en : out std logic
    );
end project_reti_logiche;
```

Figura 1: interfaccia del componente

- o\_mem\_en che è il segnale di ENABLE che autorizza la comunicazione con la memoria
- o\_mem\_we che è il segnale di WRITE ENABLE che autorizza la scrittura in memoria

#### 1.3 Funzionamento del componente

Il componente, in seguito al passaggio da basso ad alto del segnale i\_start, inizierà la lettura del segnale seriale i\_w. Questa procedura può avere una durata variabile compresa tra i 2 e i 18 cicli di clock, dipendentemente dalla lunghezza dell'indirizzo inviato in input.

Con i primi due bit del segnale i\_w, il componente determina su quale canale dovrà essere inviato il messaggio ricevuto dalla memoria e si predispone per salvarlo e mostrarlo in output quando gli sarà chiesto. Con i restanti bit costruisce l'indirizzo da inviare in memoria, non appena il segnale i\_start ritornerà basso.

L'indirizzo che il componente invia alla memoria ha lunghezza fissa di 16 bit, pertanto, nel caso in cui il numero di bit ricevuti siano minore, allora questo viene esteso con "0" sui bit più significativi.

Nel ciclo di clock successivo all'invio dell'indirizzo in memoria, il componente riceve da quest'ultima un messaggio dalla lunghezza di 8 bit che viene scritto nel canale preparato precedentemente. Contemporaneamente a questa scrittura viene portato ad alto il segnale di o\_done e negli altri canali viene mostrato il messaggio precedentemente salvato.

#### 2 - Architettura

#### 2.1 Descrizione generale

Il componente funziona tramite una macchina a stati finiti (FSM), divisa in 6 differenti stati, che ne gestisce l'orchestrazione.

Il componente resta in attesa fino al passaggio ad alto del segnale i\_start, quindi inizia la lettura del segnale di input.

Conclusa la lettura dell'indirizzo inviato in input, il segnale i\_start torna basso; questo permette al componente di inviare l'indirizzo letto alla memoria che, in un ciclo di clock, elaborerà le informazioni ricevute e manderà indietro il messaggio corrispondente.

Ricevuto il segnale il componente, tramite un demultiplexer, provvederà a salvare il messaggio nell'opportuno canale.

Contemporaneamente al salvataggio in memoria il componente porta ad alto il segnale o\_done, mostra in output il segnale ricevuto nel corretto canale e negli altri mostra i segnali precedentemente salvati.

Al termine del ciclo di clock tutti i canali di output ed il segnale di o\_done ritornano a 0.

#### 2.2 Scelte implementative




Figura 2: struttura del componente

La FSM gestisce tutta l'organizzazione delle informazioni all'interno del componente: i primi stati sono atti al salvataggio delle informazioni lette in input, mentre gli stati successivi si concentrano sul salvataggio dei dati provenienti dalla memoria e fanno in modo che tali dati vengano correttamente mostrati in output.

Per quanto riguarda la gestione dei dati letti, sia per l'indirizzo da mandare in memoria (i\_reg\_mem), che per il canale di scrittura(o\_sel), vengono utilizzati dei registri di tipo SIPO (Serial In Parallel Out) così che essi siano in grado leggere i segnali bit a bit ma riescano anche ad inviarli in un unico ciclo di clock.

Per quanto riguarda, invece, la scelta del canale di output, al quale viene mandato il messaggio ricevuto in input dalla memoria, si utilizza un demultiplexer che riceve, come selettore, il segnale "o\_sel" (nel quale erano stati salvati precedente i primi due bit letti in input).

Infine, per il salvataggio dei messaggi ricevuti dalla memoria si utilizzano dei registri di tipo PIPO (Parallel In Parallel Out) in modo tale da poter sia ricevere che inviare i messaggi in un unico ciclo di clock.

#### 2.3 Stati della macchina a stati finiti

La macchina a stati finiti che gestisce il componente (mostrata in *figura 3*) è formata dai seguenti 6 stati:

 reset: è lo stato di partenza dove viene inizializzato il componente e al quale esso ritorna ogni qual volta, o il segnale di reset viene portato a 1, o il segnale di done torna a 0. Il suo scopo è quello di attendere che il segnale di start scatti a 1 e quindi salvare in un registro il bit più significativo letto dal segnale i\_w. Fatta la




Figura 3:Macchina a stati finiti

- lettura e il salvataggio, la macchina passa allo stato successivo.
- 2. **Ist\_sig:** questo stato serve per salvare il bit meno significativo dei due che identificano il canale di uscita del messaggio letto in memoria. Il componente resta in questo stato per un unico ciclo di clock e poi passa direttamente al successivo.
- 3. **sav\_ind:** in questo stato la macchina si occupa della lettura e del salvataggio dell'indirizzo da mandare in memoria. La durata di questo stato può variare da 1 fino a 15 cicli di clock dipendentemente dalla lunghezza dell'indirizzo mandato. Il componente passa allo step successivo solo nel momento in cui il segnale di start viene riportato a 0.
- 4. **snd\_mem:** questo stato ha lo scopo di inviare in memoria l'indirizzo salvato nello step precedente. Il componente cambierà stato sempre dopo uno ciclo di clock.
- 5. **out\_sav:** in questo step il componente salva sul canale scelto precedentemente il messaggio ricevuto in memoria, parte il segnale o\_done ad "1" e mostra in output nei canali i messaggi salvati. Il componente cambierà stato sempre dopo uno ciclo di clock.
- 6. **out\_rst:** in questo step il componente riporta a "0" il segnale di o\_done e tutti i canali di uscita e, alla fine del ciclo di clock, passa allo stato successivo.

#### 3 - Risultati sperimentali

La fase di testing del componente si è svolta in tre fasi distinte: la prima si è concentrata su casi limite per verificare che rispettasse le condizioni limite, la seconda per le verifica della corretta risposta all'inserimento di un reset e, infine, uno stress test sottoponendolo a un serie più lunga di bit in ingresso.

Tutte i test che stanno per essere presentati sono stati eseguiti sui 3 tipi si simulazione: Behavioral, Post-Synthesis Functional, Post Synthesis Timing

#### 3.1 Test dei casi limite

Per l'esecuzione dei test è stata utilizzata la seguente memoria:

Lo scopo di questi test è di verificare che il componente risponda correttamente nel caso in cui venga sottoposto agli ingressi limite.

#### Test 1: Indirizzi di memoria non specificati

Il test è stato effettuato inserendo in ogni canale di uscita un indirizzo non specificato (pertanto il segnale i\_start è stato ad "1" per soli 2 cicli di clock).

I segnali in ingresso al componente sono stati i seguenti:




#### Test 2: Indirizzi di memoria pieni


Il test è stato effettuato utilizzando degli indirizzi di memoria che raggiungessero il numero di bit massimi (ovvero il segnale i\_start rimane a "1" per 18 cicli di clock)

Quindi i segnali in ingresso al componente sono stati i seguenti:

E i risultati ottenuti sono i seguenti:



E un focus particolare sulla parte finale dell'esecuzione:




Test 3: Inserimento di un indirizzo e modifica del suo contenuto

Il test è stato effettuato inserendo un indirizzo di memoria in un canale e poi modificando in seguito il suo contenuto.

I segnali in ingresso al componente sono:

E i risultati sono i seguenti:



Sono stati svolti test analoghi anche per gli altri 3 canali

#### 3.2 Test dei casi con reset

La memoria utilizzata per questi casi è la medesima dei test precedenti.


I test sono effettuati per verificare che il componente reagisca correttamente al passaggio ad 1 del segnale di reset.

#### Test 1: Reset mentre la FSM si trova nello stato reset

Il test è stato effettuato mentre la FSM si trova in stato reset (ovvero mentre il componente attende che il segnale di start torni a "1")

I segnali in ingresso sono i seguenti:

E i risultati sono i seguenti:



Test 2: Reset mentre la FSM si trova nello stato sav\_ind

Il test è stato effettuato mentre la FSM si trova in stato sav\_ind (ovvero mentre il segnale di start è "1" e il componente sta salvando l'indirizzo in memoria).

I segnali di ingresso sono i seguenti:

E i risultati sono i seguenti:



Sono stati svolti poi test analoghi con il reset in tutti i restanti stati della FSM con risultati analoghi.

#### 3.3 Stress Test

La memoria per questi i test è la seguente:


Lo scopo dei test è verificare come reagiscono in caso venga inserito un numero superiore di bit.

#### Test 1: Stress test su più canali


Il test è stato effettuato con un segnale d'ingresso con un numero di bit superiore ai 300 inserendo su tutti i canali, modificandoli e infine portando ad 1 il segnale di reset.

#### I segnali di ingresso sono i seguenti:

## E i risultati sono seguenti:



#### Più nel dettaglio:




Test 2: Stress test su un singolo canale


Il test è stato effettuato con un segnale di ingresso di una lunghezza pari al test precedente ma modificando un unico canale eccetto l'ultimo dopo il segnale di reset che passa ad "1"

I segnali di ingresso sono i seguenti:

E i risultati sono i seguenti:



Più nel dettaglio:



#### 4- Conclusioni

Il componente ha passato come appena mostrato tutti i test a cui è stato sottoposto in tutti i tipi di simulazioni.

Il componente presenta un totale di 86 flip flop e in completa assenza di latch

+	-+		+		+		+		+
Site Type		Used			I	Available			I
+	-+		+		+		+		+
Slice LUTs*		27	ı	0		134600	ı	0.02	
LUT as Logic	-	27	I	0	I	134600	I	0.02	1
LUT as Memory	1	0	I	0	I	46200	I	0.00	I
Slice Registers	-	86	I	0	I	269200	I	0.03	1
Register as Flip Flop	1	86	I	0	I	269200	I	0.03	I
Register as Latch	1	0	I	0	I	269200	I	0.00	1
F7 Muxes	1	0	I	0	I	67300	I	0.00	I
F8 Muxes	1	0	I	0	I	33650	I	0.00	I
1									

#### 4.1 Ottimizzazioni

Per cercare di ottimizzare le perfomance sono state applicate le seguenti modifiche:

• Ottimizzazione numero di stati della FSM: riduzione del numero di stati della FSM a 6 riducendo gli stati ponte allo stretto indispensabile per mantenere la macchina funzionante.

- Scelta ottimale dei registri: utilizzo dei registri SIPO per il salvataggio degli input letti in memoria così da ridurre il tempo di invio del loro contenuto
- Eliminazione di tutti i latch: modifica della struttura del codice per eliminare tutti i latch che si erano creati

#### 4.2 Design Timing Summary

Per avere un parametro che possa quantificare concretamente la durata di esecuzione del programma allora si fornisce il Worst Negative Slack repocurato disponibile nella tabella Design Timing Summary del componente sintetizzato

Setup			Hold		Pulse Width				
W	orst Negative Slack (WNS):	47,013 ns	Worst Hold Slack (WHS):	0,132 ns	Worst Pulse Width Slack (WPWS):	49,500 ns			
To	otal Negative Slack (TNS):	0,000 ns	Total Hold Slack (THS):	0,000 ns	Total Pulse Width Negative Slack (TPWS):	0,000 ns			
Nu	umber of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	0			
To	otal Number of Endpoints:	189	Total Number of Endpoints:	189	Total Number of Endpoints:	87			