


Análise da Execução do Processador RISC-V

Este documento explica as capturas obtidas durante a execução do processador na FPGA. As imagens mostram a evolução do Program Counter (PC), a instrução executada (INST), o dado escrito na memória (WDATA) e o endereço acessado (DADR).



Início da execução. O PC inicia em 0x0000 e o processador busca a primeira instrução.




O PC avança para a próxima instrução (incremento de 4 bytes).



Nova instrução é buscada da memória de instruções.



Execução continua normalmente; o PC indica a posição da instrução atual.



O processador continua executando as instruções do programa.



Durante esta etapa, os registradores e a ALU processam os operandos.



Nesta fase começam operações envolvendo memória.



Os sinais WDATA e DADR mostram os dados e endereços utilizados.



Execução intermediária do programa.



O PC continua avançando corretamente.



Nesta captura observa-se WDATA = 0x2A (42 decimal), resultado de uma operação aritmética antes da escrita na memória.



Nova instrução é executada.



Continuação do fluxo de execução.



A CPU mantém a sequência correta de instruções.



Execução de outra etapa do programa.



Atualização dos sinais internos do processador.



A memória recebe novos valores conforme o programa.



Prosseguimento normal da execução.



O PC indica a aproximação do final do programa.



Últimas instruções antes do término do programa.



Resultado final observado durante os testes: WDATA e DADR confirmam que o processador executou corretamente o programa.