



# **Bruteforce password attack on FPGAs**



Thèse de Bachelor présentée par

# Abivarman KANDIAH

pour l'obtention du titre Bachelor of Science HES-SO en

Informatique et systèmes de communication avec orientation Systèmes informatiques embarqués

Septembre 2024

Professeur-e HES responsable

Mandant

**Andres UPEGUI POSADA** 

**ELCA Security** 



# TABLE DES MATIÈRES

La table des matières doit reprendre tous les niveaux de titre et sous-titre du mémoire, y compris les pages initiales (page des remerciements, énoncé du sujet, résumé, table des annexes et autres tables), ainsi que les références documentaires, etc.

Re	emerc	eiements	6	vi											
Re	ésumé	S		v <b>ii</b> i											
Li	Liste de acronymes														
Li	Liste des illustrations														
Li	Liste des tableaux														
Li															
In	trodu	ction .		1											
1		_	Base Technique	3											
	1.1			3											
	1.2		on de hachage	5											
		a	Salt	5											
		b	Attaque par bruteforce	6											
2	Cha	pitre 1 :	Analyse	7											
	2.1	-	ption du projet	7											
	2.2	Méthod	des de communication	8											
		a	UART	8											
		b	PCIe	9											
	2.3	Bcrypt		10											
		a	Algorithme	10											
		b	Format du Hash	11											
		c	Implémentations Existantes	12											
3	Cha	pitre 2 :	Bcrypt sur FPGA	13											
	3.1	Bcrypt	sur FPGA	13											
		a	Bcrypt Core	13											
		b	Password Generator	18											
		c	Bcrypt Quadcore	19											
		d	Bcrypt Cracker	20											
4	Cha	_	Implémentation Des Solutions	22											
	4.1	Descrip	ption Solution UART	22											
		a	Encodage Cobs	22											
		b	CRC	23											
		c	Format et Type de Paquet	24											

		c.1	Paquet pour le FPGA	4
		c.2	Paquet pour l'ordinateur	
	4.2	Implémentation	Solution UART	7
		a Architec	eture Logique	7
		b Impléme	entation - MOSI	7
		<b>b.</b> 1	Module - Packet Receiver	8
		b.2	Module - RX Packet Process	8
		b.3	Module - RX Packet Pipeline	9
		c Impléme	entation - MISO	9
		c.1	Module - TX Packet Pipeline	0
		c.2	Module - Packet Transmitter	0
		d Modifica	ations Berypt Cracker	0
		e Tests .		0
		e.1	Simulations	0
		e.2	Vérification Hardware	0
	4.3	Interfacage Solu	tion UART	0
	4.4	Description Solu	ation PCIe	1
	4.5	Implémentation	Solution PCIe	1
	4.6	Interfacage Solu	tion PCIe	1
5	Cha	pitre 4 : Mesures	s et Performances	2
	5.1	Mesures FPGA		2
	5.2			2
	5.3			2
Co	onclus	sion		3
Aı	nnexe	s		3
Re	éféren	ces documentair	es	6

< Insérez ici votre dédicace > (facultatif)

# REMERCIEMENTS

< Formulez ici vos remerciements aux personnes qui vous ont aidé dans la réalisation de votre travail. >



# ÉNONCÉ DU SUJET (ATTAQUE BRUTE-FORCE SUR FPGA POUR BCRYPT )

### ORIENTATION: SYSTÈMES INFORMATIQUES EMBARQUÉS

### **Descriptif**:

Le projet vise à développer un accélérateur de calcul basé sur des circuits FPGA pour attaquer les mots de passe protégés par l'algorithme berypt, surpassant les performances des approches traditionnelles basées sur CPUs et GPUs. L'étudiant implémentera un cœur de calcul compact afin d'instancier plusieurs cœurs de calcul dans un seul FPGA, avec des interfaces de communication intégrées pour interagir avec l'hôte. Le système inclura une interface UART pour une communication série simple et économique, ainsi qu'une interface PCIe offrant des vitesses de transfert élevées pour les besoins de performances intensives. Un protocole adapté sera mis en place pour gérer les différents types de messages entre le PC et le FPGA.

Deux stratégies seront explorées pour la génération des mots de passe. La première consiste à utiliser un compteur interne au FPGA pour optimiser la vitesse et l'efficacité. La seconde permettra d'implémenter des attaques par dictionnaire, gérées par un PC qui enverra les mots de passe via l'interface PCIe. Cette configuration tirera pleinement parti des capacités de parallélisation du FPGA, offrant une solution extensible et performante pour le cassage de mots de passe.

### **Travail demandé**: Dans le cadre de ce projet l'étudiant devra :

- · Implémenter un cœur de calcul compact pour berypt en utilisant VHDL ou reutiliser des couers déjà existants.
- · Instancier et paralléliser plusieurs cœurs de calcul sur le FPGA.
- · Analyser des performances et les comparer avec des résultats sur CPU et/ou GPU.
- · Proposer et implémenter des solutions pour la génération de mots de passe (compteur et dictionnaire)
- · Mise en place des communications et le protocole nécessaire pour garantir la fiabilité.
- · Effectuer des tests unitaires et des tests d'intégration pour vérifier le bon fonctionnement du système.
- · Optimiser les performances.

Candidat-e:	Professeur-e(s) responsable(s):
KANDIAH ABIVARMAN	UPEGUI ANDRES
Filière d'études : ISC	En collaboration avec : ELCA Security

Travail de bachelor soumis à une convention de stage en entreprise : non

Travail de bachelor soumis à un contrat de confidentialité : non

# RÉSUMÉ

< Insérez ici la page d'énoncé complété et signé par l'enseignant-e responsable (cf. feuille de style fournie) >

(obligatoire)

Attention : Tout l'énoncé doit tenir sur une seule page

### LISTE DE ACRONYMES

**BRAM** Block RAM. 14, 15, 19, 20

**COBS** Consistent Overhead Byte Stuffing. 22

CRC Cyclic Redundancy Check. 23, 24, 27, 28, 29

**FPGA** Field-Programmable Gate Array. 1, 2, 3, 4, 7, 8, 9, 12, 22, 24, 25, 26

**GPU** Graphics Processing Unit. 1, 7

**I/O** Input / Output. 3, 14

**IC** Integrated Circuit. 3

**IP** Intellectual Property. 9

**LUT** Look Up Table. 3

**PC** Personal Computer. 7, 8, 9

**PCIe** Peripheral Component Interconnect Express. 2, 8, 9

**SBOX** Substitution boxes. 10, 17

**UART** Universal Asynchronous Receiver Transmitter. 8, 22, 27, 28, 29

**VHDL** Very High Speed Integrated Circuit Hardware Description Language. 1, 3, 4, 8, 12, 13, 23, 27

# LISTE DES ILLUSTRATIONS

1.1	Schéma interne d'un FPGA	3
1.2	Fonction de hachage	5
1.3	Salt	6
2.1	Diagramme général	7
2.2	Diagramme général avec UART	8
2.3	Diagramme général avec PCIe	9
2.4	Algorithme Bcrypt	11
2.5	Format du hash Bcrypt	11
2.6	Différence Base 64	12
3.1	Architecture Bcrypt sur FPGA	13
3.2	Interface du Bcrypt core	14
3.3	Schéma Bcrypt core simplifié	15
3.4	Machine d'état Berypt core simplifié	16
3.5	Timing du bcrypt	17
3.6	Table de conversion	18
3.7	Machine d'état Berypt quadeore simplifié	20
3.8	Timing du berypt cracker	21
4.1	Schéma Encodage COBS	23
4.2	Format de paquet - UART	24
4.3	Format de paquet - MOSI	24
4.4	Format de paquet - Retour	25
4.5	Format de paquet - MISO	26
4.6	Schéma système UART - FPGA	27
4.7	Schéma Packet Receiver	28
4.8	Schéma RX Packet Process	29
5.1	Mesures Bcrypt CPU	32

### Références des URL

- URL01 https://towardsdatascience.com/introduction-to-fpga-and-its-architecture-20a62c14421c
- URL02 https://blog.mbedded.ninja/programming/serialization-formats/consistentoverhead-byte-stuffing-cobs/

# LISTE DES TABLEAUX

N.B. Si vous avez peu de tableaux, vous pouvez les intégrer à la table des illustrations.

### Références des URL

- URL02 ce-site.ch/bli/bla/blo/blou
- $-- URL05\,ce\text{-}site.ch/publications/documents/rapports/rapportsdestage/monrapportdestage.pdf$

# LISTE DES ANNEXES

Annexe 1																									35
	 •	 •	 •	•	 •	•	•	•	 •	•	•	•	 •	•	•	•	 	•	•	•	•	•	•	 •	_

### Introduction

Ce travail s'inscrit dans le cadre de mon travail de bachelor, réalisé en réponse à une demande d'ELCA Security, une entreprise spécialisée dans la cyber-sécurité. Le projet a pris comme source d'inspiration un article hackaday <sup>1</sup>, qui parle de l'utilisation de Field-Programmable Gate Array (FPGA) pour une attaque par bruteforce de mots de passe. Le projet présenté ici vise à explorer une approche peu commune pour attaquer des mots de passe protégés par l'algorithme bcrypt en utilisant un FPGA. Lorsque l'on souhaite faire une attaque pour casser des mots de passe protégés par un hash, la solution habituelle est l'utilisation d'un Graphics Processing Unit (GPU). Le problème est que généralement un GPU est une solution plutot énergivores et ce genre d'attaque peut prendre énormément de temps. L'interet dans l'utilisation d'un FPGA plutôt qu'un GPU dans ce cas précis est la possiblité d'avoir une solution beaucoup moins énergivores. Ce projet a pour objectif final de fournir une solution extensible et performante qui puisse être utilisable lors d'une attaque par bruteforce.

Ce projet a été entamé avec le travail de semestre. Après une recherche approfondie des implémentations existantes du berypt sur FPGA, le projet de semestre a débuté par une analyse du papier <sup>2</sup> concernant une implémentation déjà existante. En parallèle, une page Wikipédia détaillant le fonctionnement de berypt <sup>3</sup> a été utilisée comme ressource principale pour comprendre les spécificités de cet algorithme. De plus, un papier sur une attaque MD5 <sup>4</sup> sur FPGA a été consulté pour enrichir la compréhension des techniques d'attaque sur des dispositifs matériels. Ces ressources documentaires ont été cruciales pour comprendre les différents concepts, orienter les choix de conception et résoudre les problèmes techniques rencontrés.

Suite à ces recherches, j'ai pu reprendre l'implémentation existante en Very High Speed Integrated Circuit Hardware Description Language (VHDL) d'un programme d'attaque par bru-

<sup>1.</sup> BY. All Your Passwords Are Belong To FPGA. en-US. Mai 2020. URL: https://hackaday.com/2020/05/15/all-your-passwords-are-belong-to-fpga/ (visité le 11/08/2024).

<sup>2.</sup> Friedrich WIEMER et Ralf ZIMMERMANN. "High-speed implementation of bcrypt password search using special-purpose hardware". In: 2014 International Conference on ReConFigurable Computing and FPGAs (Re-ConFig14). ISSN: 2325-6532. Déc. 2014, p. 1-6. DOI: 10.1109/ReConFig. 2014.7032529. URL: https://ieeexplore.ieee.org/document/7032529 (visité le 10/03/2024).

<sup>3.</sup> *bcrypt*. en. Page Version ID: 1210874707. Fév. 2024. URL: https://en.wikipedia.org/w/index.php?title=Bcrypt&oldid=1210874707 (visité le 10/03/2024).

<sup>4.</sup> Maruthi GILLELA, Vaclav PRENOSIL et Venkat Reddy GINJALA. "Parallelization of Brute-Force Attack on MD5 Hash Algorithm on FPGA". In: 2019 32nd International Conference on VLSI Design and 2019 18th International Conference on Embedded Systems (VLSID). ISSN: 2380-6923. Jan. 2019, p. 88-93. DOI: 10.1109/VLSID.2019.00034. URL: https://ieeexplore.ieee.org/document/8710753 (visité le 10/03/2024).

teforce de mot de passe berypt. Après avoir étudié le papier associé et constaté des incohérences dans les testbenches, j'ai refait ces derniers pour valider le programme. Par la suite, j'ai identifié et corrigé des erreurs dans le code afin d'obtenir un programme fonctionnel. En parallèle, j'ai brièvement étudié le fonctionnement du Peripheral Component Interconnect Express (PCIe) afin d'y mettre en place une simple interface entre une carte FPGA et un ordinateur.

Poursuivant ce travail dans le cadre de mon projet de bachelor, j'ai développé une interface UART afin de pouvoir initialiser les différents cœurs de calcul bcrypt. Cette solution a nécessité la mise en place d'un système de paquets utilisant un système d'encodage COBS. Ce système permet non seulement de recevoir des confirmations ou des erreurs en cas de problème avec les paquets reçus, mais également de renvoyer le mot de passe une fois celui-ci trouvé.

Dans ce rapport, je vais commencer par brièvement expliquer les différents notions clés de ce projet, afin de poser une base technique. Je vais par la suite vous présenter une analyse du projet, afin d'y décrire le projet de manière détaillé, expliquer le fonctionnement du Bcrypt et les recherches qui ont été faites afin de trouver une implémentation existante. Puis, je vais détailler la méthodologie de travail, en exposant les différentes étapes de mise en œuvre du projet, les simulations qui ont été faites et les différentes difficultés rencontrées. Enfin, je vais décrire les résultats obtenus lors des différents tests et mesures qui ont été faits.

### CHAPITRE 0: BASE TECHNIQUE

Ce chapitre a pour but d'introduire et expliquer les différents aspects techniques clés de ce projet de Bachelor. Je vais notamment expliquer brièvement ce qu'est un FPGA et le principe d'une fonction de hachage.

### 1.1. **FPGA**

Un FPGA est un Integrated Circuit (IC) qui va contenir un certain nombre de blocs logiques configurable, de fils d'interconnection, de mémoire et d'Input / Output (I/O). Un bloc logique est composé de plusieurs Look Up Table (LUT)s et de registres.




ILLUSTRATION 1.1 – Schéma interne d'un FPGA. Source : towardsdatascience.com ref. URL01

Contrairement à un processeur, qui est limité par un certain nombre d'instructions et exécute les instructions de manière séquentielle, un FPGA permet d'exécuter de nombreux circuits logiques en parallèle.

Pour programmer un FPGA, on utilise généralement des langages de description matériel tels que le VHDL et le Verilog. Dans ce projet, j'ai personnellement travaillé avec le VHDL.

Le processus de programmation d'un FPGA est séparé en deux étapes : la synthèse et l'implémentation. La synthèse consiste à traduire le code VHDL en registres et portes logiques. L'implémentation lui consiste à placer les différents composants logiques sur le FPGA et à les interconnecter. Ces différents processus vont prendre généralement beaucoup de temps.

Lorsque l'on souhaite tester un programme VHDL, il est possible d'utiliser des outils de simulation afin de vérifier le fonctionnement souhaité. Il est aussi possible d'automatiser la phase de simulation à l'aide de fichier que l'on appelle testbench. La simulation va permettre de valider une première fois le programme afin d'éviter de perdre du temps à reprogrammer le FPGA.

Durant ce travail, j'ai utilisé Vivado qui est le logiciel qui m'a permis la simulation et la programmation des FPGA qui ont été utilisés.

### 1.2. FONCTION DE HACHAGE

Une fonction de hachage est une fonction qui va prendre en entrée une donnée a taille variable et va ressortir une donnée de taille fixe.

Une des propriétés fondamentales d'une fonction de hachage est qu'il n'existe pas de fonction mathématique permettant de retrouver la donnée originale à partir d'un hash généré. Même une petite modification apportée à la donnée en entrée conduira à un hash totalement différent en sortie. Cette particularité est essentielle pour sécuriser le stockage des mots de passe, car même si des hash venait à être compromises, il est extrêmement difficile de retrouver les mots de passe originaux à partir de leurs hachages.




ILLUSTRATION 1.2 – Fonction de hachage. Source : réalisé par Kandiah Abivarman

### a. Salt

Certaines fonctions de hachage tel que le berypt utilisent ce qu'on appelle un salt (sel en français), qui est une valeur générée aléatoirement qu'on va donner avec notre mot de passe. Le salt va permettre d'avoir un hash différent, même si deux personnes utilisent le même mot de passe, ajoutant ainsi une couche supplémentaire de sécurité.




ILLUSTRATION 1.3 – Salt. Source: réalisé par Kandiah Abivarman

## b. Attaque par bruteforce

L'attaque par bruteforce consiste à essayer toutes les combinaisons possibles de mots de passe afin de retrouver celui qui correspond au hash compromis. Cette méthode repose sur le fait qu'il est impossible de retrouver directement le mot de passe à partir du hash, obligeant ainsi l'attaquant à tester différentes entrées jusqu'à ce qu'il trouve celle qui génère le hash recherché.

Toutefois, cette méthode peut prendre beaucoup de temps, notamment lorsque les fonctions de hachage utilisées sont conçues pour être lentes à calculer.

### CHAPITRE 1: ANALYSE

### 2.1. DESCRIPTION DU PROJET

L'objectif principal de ce projet est d'exploiter le parallélisme offert par les FPGA, afin de calculer les fonctions de hachage nécessitant beaucoup de temps de calculs. Le but étant d'avoir au final un système plus efficient que les solutions actuelles sur GPU et de la rendre la plus scalable possible. Il est aussi nécessaire d'avoir une certaine communication entre le Personal Computer (PC) de l'attaquant et le FPGA, afin que l'attaquant puisse fournir les informations nécessaires au cassage du mot de passe.




ILLUSTRATION 2.1 – Diagramme général. Source : réalisé par Kandiah Abivarman

L'idéal serait d'avoir deux solutions, une première qui consiste à simplifier le système en générant directement les mots de passe dans le FPGA à l'aide de système de compteur. Puis la deuxième solution, serait de générer les mots de passe sur le PC et d'ensuite les transférer au FPGA pour qu'il puisse faire les calculs. La première solution sera plus simple à mettre en place, car ne nécessite pas de communication rapide entre le PC et le FPGA et la deuxième solution sera plus complexe à mettre en place, mais nous apportera une plus grande flexibilité au niveau de la génération de mots de passe, nous permettant notamment une attaque par dictionnaire <sup>5</sup>.

<sup>5.</sup> Attaque par dictionnaire. fr. Page Version ID: 188231625. Nov. 2021. URL: https://fr.wikipedia.org/w/index.php?title=Attaque\_par\_dictionnaire&oldid=188231625 (visité le 21/03/2024).

### 2.2. MÉTHODES DE COMMUNICATION

Pour la communication entre le PC et la carte FPGA, j'ai pu identifier trois méthodes :

- 1. L'Universal Asynchronous Receiver Transmitter (UART) qui est la méthode la plus simple à mettre en place
- 2. Le PCIe qui est la méthode de communication la plus rapide
- 3. Le Ethernet qui est la méthode la plus scalable.

Dans ce projet, j'ai décidé de travailler avec l'UART et le PCIe. Toutefois, même si je n'ai pas utilisé l'Ethernet durant ce projet, cette méthode reste intéressante pour une solution nécessitant un grand nombre de FPGA.

### a. UART

L'UART est une méthode de communication avec laquelle je suis déjà familier. Il est assez simple de le mettre en place côté PC, notamment en Python. Pour ce qui est de l'UART côté FPGA, j'ai déjà en ma possession du code VHDL qui nous a été donné durant nos cours qui me permet aisément d'en faire. Cette méthode est idéale pour le premier système dont la génération des mots de passe est faite directement dans le FPGA. En effet, la communication servira seulement à configurer le système au début de l'attaque puis recevoir le résultat lorsque le bon mot de passe a été trouvé.




ILLUSTRATION 2.2 – Diagramme général avec UART. Source : réalisé par Kandiah Abivarman

Toutefois, afin d'avoir une communication robuste, il est nécessaire de mettre en place un système de paquet. Le système de paquet devrait avoir un moyen de synchronisation et une vérification d'erreurs.

### b. PCIe

Le PCIe est une méthode qui permet de transférer beaucoup de données à très haute vitesse. Cette méthode de communication va être utilisé pour le deuxième système, celui-ci va nous permettre de transmettre les mots de passe depuis le PC au FPGA. En effet, il nous faut une communication rapide, car il faudrait pas que la communication soit le goulot d'étranglement de notre système.

Pour ce faire, du côté de l'FPGA il y a un bloc Intellectual Property (IP) qui est fourni qui permet d'interfacer avec le PCIe. La difficulté provient majoritairement du PC, car il va falloir mettre en place le driver PCIe nous-même. Evidemment, il n'y a pas besoin de partir de zéro non plus, on peut retrouver des exemples de driver linux PCIe sur internet.




ILLUSTRATION 2.3 – Diagramme général avec PCIe. Source : réalisé par Kandiah Abivarman

### 2.3. BCRYPT

Pour ce projet, nous avons décidé de cibler le Bcrypt, car c'est une fonction de hachage qui prend du temps à être calculé.

Le Bcrypt est une fonction de hachage avec comme particularité, un paramètre supplémentaire qui est le cost (coût en français). Ce paramètre va définir le nombre d'itérations que va prendre la fonction de hachage, de ce fait plus le cost est élevé, plus le calcul va prendre du temps.

# a. Algorithme

L'algorithme du Bcrypt se base sur l'algorithme de chiffrement Blowfish <sup>6</sup> qui est une fonction de chiffrement à clef symétrique, c'est-à-dire que la même clef est utilisée pour le chiffrement et le déchiffrement. L'algorithme du Bcrypt peut être divisé en deux grandes étapes.

On a une première étape qui est une phase de mise en place des clés symétriques. Dans cette étape, on va créer les clés de chiffrements à partir des paramètres d'entrée de la fonction de hachage (mot de passe, salt, cost). Cette première étape est la partie la plus coûteuse de la fonction, car la mise en place de la clé va prendre plus ou moins de temps en fonction du cost. Les clés de chiffrement sont composées de Subkeys qui est un tableau de 18 entiers de 32 bits et quatre Substitution boxes (SBOX) qui sont chacun des tableaux de 256 entiers de 32 bits. Avant de calculer ces clés de chiffrements, ils sont tout d'abord initialisés avec les décimales de PI.

Puis il y a la deuxième étape, où l'on va utiliser les clés de chiffrement qui ont été calculées plus tôt afin de chiffrer la phrase magique "OrpheanBeholderScryDoubt", le chiffrement va être fait 64 fois.

<sup>6.</sup> Blowfish Algorithm with Examples. en-US. Section: Algorithms. Oct. 2019. URL: https://www.geeksforgeeks.org/blowfish-algorithm-with-examples/(visité le 21/03/2024).




ILLUSTRATION 2.4 – Algorithme Bcrypt. Source: réalisé par Kandiah Abivarman

### b. Format du Hash

Le hash généré par la fonction Bcrypt est généralement stocker sous une forme particulière.




ILLUSTRATION 2.5 – Format du hash Berypt. Source : réalisé par Kandiah Abivarman

On va avoir un premier champ qui contient la version de l'algorithme, un deuxième qui contient le cost de la fonction, un troisième avec le salt et le quatrième avec le hash généré. Le salt et le hash sont en base 64, mais il faut faire attention, car c'est une base 64 différente de la norme RFC 4648 <sup>7</sup> qui est couramment utilisé.

<sup>7.</sup> Simon JOSEFSSON. *The Base16*, *Base32*, *and Base64 Data Encodings*. Request for Comments RFC 4648. Num Pages: 18. Internet Engineering Task Force, oct. 2006. DOI: 10.17487/RFC4648. URL: https://datatracker.ietf.org/doc/rfc4648 (visité le 21/03/2024).

# Bcrypt Base 64 ./ABCDEFGHIJKLMNOPQRSTUVWXYZabcdefghijklmnopqrstuvwxyz0123456789 RFC 4648 Base 64

ABCDEFGHIJKLMNOPQRSTUVWXYZabcdefghijklmnopqrstuvwxyz0123456789+/

ILLUSTRATION 2.6 – Différence Base 64. Source : réalisé par Kandiah Abivarman

### c. Implémentations Existantes

Afin d'éviter de réinventer la roue, la première tâche que j'ai entrepris est de chercher afin de voir s'il n'existe pas déjà des implémentations existantes sur FPGA.

D'après mes recherches, j'ai retrouvé seulement deux implémentations du Bcrypt sur FPGA. La première se situe dans le répertoire github de JohnTheRipper <sup>8</sup> qui est un logiciel de cyber-sécurité destiné au craquage de mot de passe, l'implémentation a été faite en Verilog et spécifiquement pour la Ztex 1.15y qui est une carte FPGA assez ancienne et difficilement retrouvable. La deuxième est une implémentation faite en VHDL que j'ai aussi retrouvé dans un répertoire github <sup>9</sup>, accompagné d'un papier <sup>10</sup> décrivant un travail de recherche effectué sur l'attaque de mot de passe sur FPGA. Pour ma part, connaissant seulement le VHDL et ne comprenant pas réellement la structure de code du premier et par manque d'informations, j'ai préféré reprendre le code du deuxième.

Le papier a été très instructif, j'ai pu notamment comprendre les différents choix qui ont été pris dans le code source. Malheureusement, tout n'a pas été documenté et le répertoire n'a pas été mis en place correctement. En effet, certains partie du code contenait des erreurs, les fichiers de tests étaient incomplets et des fichiers source semble avoir été retravaillé en aval.

<sup>8.</sup> openwall/john. original-date: 2011-12-16T19:43:47Z. Mars 2024. URL: https://github.com/openwall/john(visité le 21/03/2024).

<sup>9.</sup> rub-hgi/high-speed\_bcrypt: VHDL implementation and LaTeX source of "High-Speed Implementation of bcrypt Password Search using Special-Purpose Hardware", published at ReConFig'14. URL: https://github.com/rub-hgi/high-speed\_bcrypt (visité le 21/03/2024).

<sup>10.</sup> WIEMER et ZIMMERMANN, "High-speed implementation of bcrypt password search using special-purpose hardware".

### CHAPITRE 2: BCRYPT SUR FPGA

Tout le travail, dont je vais parler dans ce chapitre a été fait en grande partie durant le projet de semestre. Comme expliqué dans le chapitre précèdent, pour le bcrypt, je suis reparti d'une implémentation déjà existante en VHDL.

### 3.1. BCRYPT SUR FPGA

Après lecture du code source, j'ai pu déduire l'architecture suivante :




ILLUSTRATION 3.1 – Architecture Berypt sur FPGA. Source : réalisé par Kandiah Abivarman

L'architecture contient 4 modules clé, il y a d'abord le berypt core qui est le cœur de calcul qui va s'occuper de faire la fonction de hachage berypt. Ensuite, le password generator qui va s'occuper de générer les différents mots de passe pour l'attaque par bruteforce. Puis, le berypt quadeore qui va s'occuper d'instancier quatre berypt core et un générateur de mots de passe pour alimenter les cœurs en mot de passe. Enfin, le berypt cracker va instancier le nombre souhaité de quadeore, s'occuper de la gestion des différents coeurs et retransmettre le mot de passe lorsque il est retrouvé.

### a. Bcrypt Core

Le berypt core était la partie qui m'intéressait le plus dans ce code source, car c'est le module qui s'occupe de faire le hachage et c'était ce que je cherchais initialement parmi les implémentations déjà existantes.

J'ai donc entamé le projet en testant le module avec de la simulation en utilisant le testbench fourni, mais je me suis vite rendu compte que le testbench fourni ne fonctionnait pas. En effet, le testbench fourni semble avoir été fait pour une ancienne version du bcrypt core avec une interface totalement différente, rendant le fichier de test obsolète.

Afin de pouvoir implémenter moi-même le testbench de ce module, je suis passé par une première phase ou j'ai analysé le code afin de comprendre l'interface du bcrypt core.

J'ai pu notamment identifier les I/O qui permettant le contrôle du module, les I/O de la fonction de hachage (mot de passe, salt et hash) et les I/O qui vont permettre l'initialisation de la mémoire pour les clés de chiffrement. Le cost de la fonction de hachage est lui fixé par une constante situé dans un fichier à part regroupant d'autres constantes du système.




ILLUSTRATION 3.2 – Interface du Bcrypt core. Source : réalisé par Kandiah Abivarman

Après une identification des I/O, j'ai examiné les différents processus et instanciations qui ont lieu dans le module bcrypt core. Il y a tout d'abord plusieurs Block RAM (BRAM) qui sont utilisés pour le stockage des clés de chiffrement, un module qui s'occupe du chiffrement blowfish, une machine d'état pour gérer les différentes étapes de la fonction de hachage et différents compteurs nécessaires à l'adressage mémoire et à la machine d'état.




ILLUSTRATION 3.3 – Schéma du Berypt core simplifié. Source : réalisé par Kandiah Abivarman

La machine d'état contient 18 états, mais je vais la simplifier pour l'explication. Tout d'abord, le module va attendre un signal du module parent afin de démarrer, après réception du signal, la phase d'initialisation de la mémoire est lancée. Cette étape consiste à initialiser les clés de chiffrement, pour se faire, il faut fournir au module l'adresse mémoire où l'on souhaite écrire dans les BRAM et les données que l'on souhaite écrire dans notre cas les différents décimaux de PI. Après la phase d'initialisation de mémoire, le module va de nouveau attendre un signal en entrée afin de procéder au calcul des clés de chiffrement. Cette étape consiste en 7 états dans la machine d'état et va reboucler un certain nombre de fois en fonction du cost. Après les calculs des clés de chiffrement, vient le chiffrement du mot magique qui va nous donner notre hash. Le port de sortie pour le hash fait une taille de 64 bits, mais un hash fait 192 bits, de ce fait le module ressort le hash en trois morceaux. Le processus de chiffrement est donc séparé en trois étapes pour chaque morceau du hash, chaque étape consiste en réalité à 2 états, un premier état de préparation et ensuite un état de calcul.




ILLUSTRATION 3.4 – Machine d'état du Berypt core simplifié. Source : réalisé par Kandiah Abivarman

Par la suite, j'ai fait des simulations en testant des valeurs dans les différentes entrées afin d'essayer de comprendre les timings attendus par le module. Après ces analyses, j'ai pu comprendre ce que le module attendait en entrée et les différents timings attendus.




ILLUSTRATION 3.5 – Timing du berypt. Source : réalisé par Kandiah Abivarman

Le port *pipeline\_full* va permettre de démarrer l'initialisation de la mémoire dans le module. Lors de l'initialisation de la mémoire, il faut fournir au module les adresses mémoires où l'on souhaite écrire avec *sbox\_init\_addr* et on va fournir les valeurs initiales des SBOX sur *sboxn\_init\_dout* et des subkeys sur *skinit\_dout*. Suite à cela, on va utiliser le port *start\_expand\_key* afin de démarrer le calcul des clés de chiffrement. Pour le calcul des clés, on va donner à *key\_dout* la bonne partie du mot de passe en fonction de l'adresse mémoire fourni par *key\_addr*, puis le port *key\_done* va signaler la fin des calculs des clés. Pour finir, les différents morceaux du hash sont données par *dout* et le port *dout\_valid* va avertir lorsque les différents morceaux sont prêts.

Après analyses des différents timings attendus, j'ai pu refaire le testbench du module berypt core est valider son bon fonctionnement.

### b. Password Generator

Le password generator à un rôle assez important, car c'est le module qui va s'occuper de générer les différents de mots de passe à tester pour l'attaque.

J'ai donc repris la même démarche que pour le module précèdent afin de comprendre le fonctionnement du bloc. C'est à partir de ce module que j'ai commencé à rencontrer des difficultés notamment dû à des constantes qui ont été fixées avec des valeurs sans aucun sens et sans explications. Après quelque temps passé avec le simulateur, j'ai réussi à comprendre le comment marche le module et comment utiliser les constantes et les fixer pour avoir le fonctionnement souhaité.

Dans ce module, les mots de passe sont générés à l'aide de compteur, il y a un compteur par caractère que l'on souhaite générer pour le mot de passe. Chaque valeur de compteur va être convertie en valeur ASCII afin de retrouver les caractères que l'on utilise dans nos mots de passe. La conversion est assez simple, nous avons dans l'ordre l'alphabet en minuscule, l'alphabet en majuscule et les chiffres.

Table de conversion										
0x00 NULL										
0x01	'a'									
0x02	'b'									
0x1B	'A'									
0x1C	'B'									
0x35	'0'									
0x36	'1'									

ILLUSTRATION 3.6 – Table de conversion. Source : réalisé par Kandiah Abivarman

Enfin, les différents caractères générés sont concaténés afin d'avoir au final un mot de passe. La fonction de hachage Bcrypt a besoin en entrée un mot de passe de 72 bytes, donc lorsque un mot de passe plus petit est utilisé, on va répéter en boucle le mot de passe en boucle jusqu'à atteindre les 72 bytes. Il est aussi nécessaire de délimiter chaque répétition par un caractère null. Ce module prend en compte ce détail est va s'occuper de remplir les 72 bytes comme il se doit

lorsque le mot de passe généré est plus petit.

Un point à retenir est que lorsque l'on instancie le module, on peut définir le compteur initial et la taille du mot de passe initial. Par exemple, si on initialise le compteur à zéro et la taille du mot de passe à un, nous aurons comme premier mot de passe le caractère 'a' puis 'b' et ainsi de suite. Donc, lors de l'instanciation, il est nécessaire d'initialiser les compteurs intelligemment afin d'avoir l'attaque la plus optimale.

## c. Bcrypt Quadcore

Le bcrypt quadcore est le bloc qui va s'occuper d'instancier les deux modules dont j'ai parlé précédemment, c'est aussi dans ce module que j'ai rencontré de nombreux erreurs que j'ai dû corriger afin d'avoir un programme fonctionnel.

Ce module contient le générateur de mot de passe, une BRAM pour stocker les mots de passe généré, quatre berypt core, une machine d'état et des compteurs.

Le système va tout d'abord avoir un premier état d'initialisation dans laquelle quatre mots de passe vont être générés pour chaque berypt core. Après la génération, chaque berypt core va calculer le hash en fonction de son mot de passe. Lorsque les calculs sont finis, les hash vont être comparé à l'hash que l'on souhaite casser, lorsque un hash correspond, le module va ressortir le mot de passe correspondant. Toutefois, si les hash ne correspondent pas, alors le système va retourner au premier état d'initialisation. Enfin, après un certain nombre d'essais fixé lors de l'instanciation du module, le système s'arrête.




ILLUSTRATION 3.7 – Machine d'état du Berypt quadeore simplifié. Source : réalisé par Kandiah Abiyarman

### d. Bcrypt Cracker

Ce module va s'occuper d'instancier deux BRAM contenant l'état initial des clés de chiffrement qui vont, elles même permettre d'initialiser les BRAM présentes dans les bcrypt core. C'est aussi dans le bcrypt cracker qu'il y a l'instanciation des quadcore, le nombre souhaité de quadcore et le nombre d'essais est réglable dans le code.

Ce module est au final la partie qui va s'occuper du craquage de mot de passe, elle va prendre en entrée le salt et le hash du mot de passe que l'on souhaite retrouver et va ressortir le mot de passe lorsque il est retrouvé.

Afin de bien vérifier le fonctionnement de ce module et du bcrypt quadcore, j'ai utilisé le testbench fourni et j'ai ajouté la vérification de la sortie qui manquait au fichier de test.

Pour ce faire, j'ai regardé au niveau de la simulation afin d'étudier le comportement des sorties du module en fonction des entrées.

Le module à deux entrées qui sont le salt et le hash que l'on souhaite casser et quatre ports de sortie. Il y a d'abord le port *done* qui va permettre d'avertir lorsque le système est dans son état final, c'est-à-dire lorsque il a trouvé le mot de passe ou qu'il a atteint le nombre d'essais maximaux. Ensuite, il y a *success* qui est mis à un lorsque le mot de passe est trouvé. Puis, il y a *dout* qui va nous fournir le mot de passe lorsque il est trouvé et *dout\_we* qui est un signal de permission si l'on souhaite écrire le mot de passe dans une mémoire par exemple.




ILLUSTRATION 3.8 – Timing du berypt cracker. Source : réalisé par Kandiah Abivarman

Initialement, lors de mes premiers tests, le système semblait fonctionnel. Pour tester le système, je mettais des hash de mot de passe assez simple a casser comme 'a' ou 'b'. J'ai initialisé le compteur du générateur de mot de passe à 0, de ce fait les premiers mots de passe que le module va essayer sont justement 'a', 'b', 'c' et 'd'.

Toutefois, lorsque j'ai testé avec un mot de passe tel que 'z' qui va obliger plusieurs essais au système avant de trouver, le système s'arrête après le premier essai. Le système avait considéré avoir trouvé le mot de passe alors que ce n'était pas le cas. J'ai pu régler ce cas, après avoir identifié une condition incorrecte dans le quadcore. Par la suite d'autres problèmes sont apparus, par exemple des problèmes de réinitialisation de compteur lorsque le système va essayer des nouveaux mots de passe. Tous les problèmes à ce niveau-là provenaient du bcrypt quadcore et ont pu être corrigé grâce à la simulation.

### CHAPITRE 3: IMPLÉMENTATION DES SOLUTIONS

Dans ce chapitre, je vais décrire le fonctionnement et l'implémentation des deux solutions dont j'ai parlé dans le chapitre deux.

### 4.1. DESCRIPTION SOLUTION UART

Cette première solution va générer les mots de passe directement dans l'FPGA, ainsi, on aura besoin du communication UART afin de paramétrer l'attaque depuis notre ordinateur. On va notamment pouvoir communiquer le hash et le salt que l'on souhaite casser, ainsi que l'état initial du générateur de mot de passe et le nombre d'essais avant d'arrêter l'attaque.

Cette communication nécessite un encodage permettant de délimiter les paquets, ainsi qu'un moyen de vérification d'erreurs afin de savoir si le paquet n'a pas subi des pertes en chemin.

### a. Encodage Cobs

Une manière assez simple d'encoder un paquet et de le délimiter à l'aide de caractères spéciaux. C'est une méthode qui marche assez bien lorsque les données que l'on envoie sont limitées comme du texte par exemple. Toutefois, dans notre cas, nous souhaitons envoyer des données brutes qui peuvent contenir tout type de valeurs.

Il me fallait donc une méthode un peu plus poussée, c'est pour cela que je suis parti sur le Consistent Overhead Byte Stuffing (COBS) qui est une méthode d'encodage assez légère et simple d'implémentation.

L'idée du COBS est d'utiliser la valeur zéro comme indicatif de fin de paquet. Puis de remplacer tous les zéros présents dans le paquet d'origine par une valeur qui indique à combien d'octets, se trouve le prochain zéro. Un octet est ensuite ajouté au début du paquet pour indiquer la position du premier zéro dans les données originales. Ainsi, le paquet encodé ne contiendra qu'un seul zéro, situé à la fin, qui servira de marqueur pour indiquer la fin du paquet au destinataire. Au final, cette méthode est plutôt simple à mettre en place et rajoute seulement deux octets par rapport au paquet d'origine.

### Add byte to start, indicating how many bytes away the first "00" is. **ORIGINAL** 81 00 23 00 **D4** FA DATA 02 23 00 81 00 03 81 00 Replace the "00" with a byte indicating how many bytes the next "00" is away 02 81 02 03 **D4** COBS ENCODED 02 02 03 DATA Replace the "00" with a byte indicating how many bytes the next "00" is away. In this case byte "00" at end. there is no more "00", so indicate where end is.

THE COBS ENCODING PROCESS

ILLUSTRATION 4.1 – Schéma Encodage COBS. Source: blog.mbedded.ninja ref. URL02

### b. CRC

Pour ce qui est de la vérification d'erreurs, l'algorithme utilisé de manière général est le Cyclic Redundancy Check (CRC). Après quelques recherches, je suis tombé sur un site internet <sup>11</sup> qui permet de générer du code dont du VHDL en fonction du type de CRC souhaité. Je suis parti sur le CRC le plus simple qui est le 8 bit, mais le code VHDL nous est fourni sous forme de module, il est donc assez facile de remplacer le CRC par un autre plus rigide.

<sup>11.</sup> Generator for CRC HDL code. URL: https://bues.ch/cms/hacking/crcgen (visité le 18/08/2024).

### c. Format et Type de Paquet

Au final, tous les paquets doivent être structurer dans le même format en prenant compte de l'encodage et du CRC. J'ai aussi pris l'initiative pour être sûr d'ajouter un champ supplémentaire dans le paquet qui est la taille du paquet d'origine, car le paquet provenant de l'ordinateur devrait toujours être de la même taille.

**PACKET FORMAT** 

1 Byte	1 Byte	Variable	1 Byte	1 Byte
COBS HEAD	PAYLOAD LENGTH	PAYLOAD	CRC	COBS END

ILLUSTRATION 4.2 – Format de paquet - UART. Source : réalisé par Kandiah Abivarman

### c.1. Paquet pour le FPGA

Lorsque l'on souhaite faire une attaque, on doit envoyer un paquet pour configurer chaque quadcore. De ce fait, on a qu'un seul type de paquet à envoyer et il faut en envoyer en fonction du nombre de quadcore présent dans le FPGA.

**PAYLOAD FORMAT - BCRYPT QUADCORE INIT** 




ILLUSTRATION 4.3 – Format de paquet - MOSI. Source : réalisé par Kandiah Abivarman

# c.2. Paquet pour l'ordinateur

Lorsque le FPGA recevra un paquet, il devrait envoyer un paquet de réponse afin d'avertir l'ordinateur de la bonne réception du paquet.

**PAYLOAD FORMAT - RETURN** 




ILLUSTRATION 4.4 – Format de paquet - Retour. Source : réalisé par Kandiah Abivarman


Lorsque le paquet est une réponse, le champ type vaudra zéro est les trois bits de point faibles vont nous indiquer l'erreur si il y en a une.

Return Code	Return		
000	OK		
001	Packet size greater than expected		
010	Packet size smaller than expected		
011	Quadcore ID not valid		
100	CRC Error		

Quand le paquet n'est pas une réponse alors les trois bits vaudront zéros et pourront être ignoré.

En dehors d'une réponse, le FPGA envoyera aussi un paquet toutes les secondes pour donner l'état d'avancement de l'attaque. Puis, bien évidemment un paquet sera aussi envoyer lorsque le mot de passe cherché sera trouvé.

#### **PAYLOAD FORMAT - STATUS REPORT**



#### **PAYLOAD FORMAT - PASSWORD FOUND**




ILLUSTRATION 4.5 – Format de paquet - MISO. Source : réalisé par Kandiah Abivarman

#### 4.2. IMPLÉMENTATION SOLUTION UART

### a. Architecture Logique

Pour la partie implémentation, j'avais déjà un module UART en VHDL qui marchait et le berypt cracker fonctionnel lorsque réglage était codé en dur. Il fallait donc que je mette en place tout ce qui allait avoir entre l'interface UART et le système d'attaque berypt, c'est-à-dire toute la partie gestion de paquet. J'ai aussi dû adapter le module berypt cracker et quadcore afin qu'il puisse marcher correctement avec l'architecture souhaitée.

Pour le module qui allait s'occuper des paquets, j'ai pensé à diviser cette partie en deux. Une première partie qui allait s'occuper de la réception des paquets, donc le décodage, la vérification et ressortir les données pour les quadcores. Puis une deuxième partie qui doit gérer toute la partie transmission des paquets de retours, de statut et du mot de passe trouvé. Les deux modules seront reliés de ce fait, lorsque il y aura un souci ou non avec un paquet reçu, le module de réception pourra avertir le module de transmission afin qu'il puisse envoyer le paquet de retours.




ILLUSTRATION 4.6 – Schéma système UART. Source : réalisé par Kandiah Abivarman

# b. Implémentation - MOSI

La gestion de la réception de paquet va être composée tout d'abord d'un module Packet Receiver qui va s'occuper de décoder et de calculer le CRC et vérifier le CRC du paquet reçu. Ensuite, il y a le RX Packet Process qui va s'occuper de récupérer les données qui ont été décodées et de ressortir les données dans le bon format pour le bcrypt cracker. Pour finir, il y a

le RX Packet Pipeline qui va s'occuper d'instancier les deux modules et de récupérer les erreurs provenant de ceux-ci.

#### **b.1.** Module - Packet Receiver

Ce module s'occupe de récupérer byte par byte les données reçus par UART, puis de les décoder immédiatement afin de les exposer en sortie. Suite au décodage, le CRC sera calculé afin qu'il puisse être comparé avec le CRC réceptionné à la fin du paquet. Après vérification du CRC, une sortie sera mis à un, afin de signaler le module qui va récupérer les données que ceux-ci sont bien valides.




ILLUSTRATION 4.7 – Schéma Packet Receiver. Source : réalisé par Kandiah Abivarman

#### **b.2.** Module - RX Packet Process

Ce module va récupérer les données décodées du Packet Receiver et les stockés. Lorsque le module a réceptionné le paquet entier, il va vérifier à l'aide d'un signal émis par le module précèdent si le paquet est valide. Si le paquet n'est pas valide, alors les données reçues seront ignorés et le module attendra un nouveau paquet. Toutefois si le paquet est bien valide, d'autres facteurs vont être vérifié, tels que la taille du paquet ou encore l'adressage du quadcore. En effet, si le paquet ne fait pas la taille attendu ou encore le quadcore ciblé n'est pas valide, alors le module va lui aussi signaler dans une sortie le type d'erreur. Au final, si tout est bon alors, le module va ressortir les données dans le bon format pour le berypt cracker et le berypt quadcore.




ILLUSTRATION 4.8 – Schéma RX Packet Process. Source : réalisé par Kandiah Abivarman

### **b.3.** Module - RX Packet Pipeline

Le RX Packet Pipeline est un module qui sert principalement à instancier les deux modules précédemment vus. Le module va aussi s'occuper de recupérer les signaux d'erreurs provenant des deux autres modules et les exposer afin qu'elles puissent être utilisé pour le paquet de retour.

# c. Implémentation - MISO

La gestion de la transmission des paquets va être scindée en deux modules. On a tout d'abord le TX Packet Pipeline qui est le module qui va décider quel type de paquets va être envoyé. Puis il y a le Packet Transmitter qui à l'inverse du Packet Receiver va s'occuper d'ajouter un CRC et d'encoder le paquet afin qu'il puisse être envoyé par UART. Le Packet Transmitter est instancié à l'intérieur du TX Packet Pipeline.

Cette partie du travail, a été celui avec lequel j'ai eu le plus de difficultés dans le système au complet.

### c.1. Module - TX Packet Pipeline

Ce module va permettre de former les différents type de paquets qui seront envoyés à l'ordinateur.

La logique du module peut être séparée en quatre processus bien distincts :

- 1. On a un processus qui s'occupe de récupérer le retour du RX Packet Pipeline afin de mettre en place un paquet de retours.
- 2. L'autre processus va s'occuper de récupérer chaque seconde le nombre d'attaques effectué par chaque quadcore pour en faire un paquet.
- 3. Ce processus, qui est le plus important, va attendre que le mot de passe soit trouvé puis récupérer le mot de passe afin d'en faire un paquet.
- 4. Le dernier processus est là pour sélectionner quel paquet va être envoyé, lorsque un ou plusieurs processus sont prêts à envoyer leur paquet.

J'ai aussi mis en place un système de priorité, entre les différents type de paquet. Le paquet de réussite a donc la plus grande priorité, suivi du paquet de retours puis pour finir le paquet de statuts.

#### c.2. Module - Packet Transmitter

### d. Modifications Bcrypt Cracker

#### e. Tests

#### e.1. Simulations

#### e.2. Vérification Hardware

#### 4.3. Interfacage Solution UART

- 4.4. DESCRIPTION SOLUTION PCIE
- 4.5. IMPLÉMENTATION SOLUTION PCIE
- 4.6. INTERFACAGE SOLUTION PCIE

## **CHAPITRE 4: MESURES ET PERFORMANCES**

### 5.1. MESURES FPGA

## 5.2. MESURES CPU




ILLUSTRATION 5.1 – Mesures Bcrypt CPU. Source : réalisé par Kandiah Abivarman

### 5.3. MESURES GPU

## **CONCLUSION**

Votre texte, votre

### **ANNEXES**

Imprimer idéalement cette page sur une page de couleur. Chaque annexe doit commencer sur une nouvelle page et doit être numérotée : Annexe 1 puis Annexe 2, etc.

# ANNEXE 1 - REPO GITLAB

Lien du répértoire Gitlab :

https://gitedu.hesge.ch/abivarma.kandiah/fpga\_bruteforce\_attack.

### RÉFÉRENCES DOCUMENTAIRES

- 5. Accessing PCI device resources through sysfs The Linux Kernel documentation. URL: https://docs.kernel.org/PCI/sysfs-pci.html (visité le 21/03/2024).
- Attaque par dictionnaire. fr. Page Version ID: 188231625. Nov. 2021. URL: https://fr.wikipedia.org/w/index.php?title=Attaque\_par\_dictionnaire&oldid=188231625 (visité le 21/03/2024).
- bcrypt. en. Page Version ID: 1210874707. Fév. 2024. URL: https://en.wikipedia.org/w/index.php?title=Bcrypt&oldid=1210874707 (visité le 10/03/2024).
- Blowfish Algorithm with Examples. en-US. Section: Algorithms. Oct. 2019. URL: https://www.geeksforgeeks.org/blowfish-algorithm-with-examples/(visité le 21/03/2024).
- By. *All Your Passwords Are Belong To FPGA*. en-US. Mai 2020. URL: https://hackaday.com/2020/05/15/all-your-passwords-are-belong-to-fpga/(visité le 11/08/2024).
- Generator for CRC HDL code. URL: https://bues.ch/cms/hacking/crcgen (visité le 18/08/2024).
- GILLELA, Maruthi, Vaclav PRENOSIL et Venkat Reddy GINJALA. "Parallelization of Brute-Force Attack on MD5 Hash Algorithm on FPGA". In: 2019 32nd International Conference on VLSI Design and 2019 18th International Conference on Embedded Systems (VLSID). ISSN: 2380-6923. Jan. 2019, p. 88-93. DOI: 10.1109/VLSID.2019.00034. URL: https://ieeexplore.ieee.org/document/8710753 (visité le 10/03/2024).
- Introduction DMA/Bridge Subsystem for PCI Express Product Guide (PG195) Reader AMD Technical Information Portal. URL: https://docs.amd.com/r/en-US/pg195-pcie-dma (visité le 21/03/2024).
- JOSEFSSON, Simon. *The Base16, Base32, and Base64 Data Encodings*. Request for Comments RFC 4648. Num Pages: 18. Internet Engineering Task Force, oct. 2006. DOI: 10.17487/RFC4648. URL: https://datatracker.ietf.org/doc/rfc4648 (visité le 21/03/2024).
- openwall/john. original-date: 2011-12-16T19:43:47Z. Mars 2024. URL: https://github.com/openwall/john (visité le 21/03/2024).
- rub-hgi/high-speed\_bcrypt: VHDL implementation and LaTeX source of "High-Speed Implementation of bcrypt Password Search using Special-Purpose Hardware", published at Re-

- ConFig'14. URL: https://github.com/rub-hgi/high-speed\_bcrypt (visité le 21/03/2024).
- SCATTEREDSECRETS.COM. Bcrypt password cracking extremely slow? Not if you are using hundreds of FPGAs! en. Sept. 2020. URL: https://scatteredsecrets.medium.com/bcrypt-password-cracking-extremely-slow-not-if-you-are-using-hundreds-of-fpgas-7ae42e3272f6 (visité le 20/03/2024).
- WIEMER, Friedrich et Ralf ZIMMERMANN. "High-speed implementation of bcrypt password search using special-purpose hardware". In: 2014 International Conference on ReConFigurable Computing and FPGAs (ReConFig14). ISSN: 2325-6532. Déc. 2014, p. 1-6. DOI: 10. 1109/ReConFig. 2014.7032529. URL: https://ieeexplore.ieee.org/document/7032529 (visité le 10/03/2024).